JPH04322331A - マルチタスク制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、１つのマイクロプロセ
ッサで複数の固有の目的を持つプログラム（以下、タス
クと称す）を処理させるためのマルチタスクオペレーテ
ィングシステムにおいて、各タスクが各種の待ち行列を
構成する際のマルチタスク制御装置に関するものである
。

【０００２】

【従来の技術】近年、マルチタスク制御装置は、１つの
マイクロプロセッサで複数のタスクを切り換えながら実
行させ、資源を有効に利用するためのリアルタイムオペ
レーティングシステム（以下、リアルタイムＯＳと称す
）として、８ビットマイクロプロセッサなどの安価なマ
イクロプロセッサでも応用されてきている。

【０００３】しかしながら、安価ではあるが機能の低い
マイクロプロセッサで応用されるほど、リアルタイムＯ
Ｓを使った時のメモリの冗長性やタスク実行におけるオ
ーバーヘッドが問題となっている。

【０００４】以下に、従来のマルチタスク制御装置につ
いて説明する。一般に、リアルタイムＯＳでは、各タス
クを切り換えながら実行するのに必要なタスク制御情報
を、タスクごとにブロック化して保存しており、これを
タスク制御ブロック（以下、ＴＣＢと称す）と呼んでい
る。

【０００５】図６は、６４Ｋバイトのアドレス空間を持
った８ビットのマイクロプロセッサで、タスク数が３の
従来のマルチタスク制御装置の機能ブロック図である。

【０００６】図６において、ＴＣＢ初期化情報６０１は
、各ＴＣＢの初期情報が記録された読み出し専用ファイ
ルである。ＴＣＢ配置手段６０２は、ＴＣＢ初期化情報
６０１からＴＣＢを生成するための初期情報を読み出し
、ＴＣＢを生成した後にメモリ６０３上の任意のアドレ
スに配置するもので、ここでは１３Ｆ９ｈ（１６進表示
）から配置している。メモリ６０３は、配置されたＴＣ
Ｂや接続キューを記憶しておくためのもので、第１〜第
３タスクのＴＣＢ６０４〜６０６は、ＴＣＢ配置手段６
０２によって配置された各タスクのＴＣＢで、その内容
は後述する図７（ａ）である。接続キュー６０７は、待
ち行列の先頭のＴＣＢのアドレスを示すものである。 タスク接続管理手段６０８は、各ＴＣＢを操作してタス
クの待ち行列を管理するものである。

【０００７】図７（ａ）は、図６におけるメモリ６０３
上に配置される各タスクのＴＣＢ６０４〜６０６の内の
１つで、従来構成の一例を示したＴＣＢ構成図である。

【０００８】図７（ａ）において、７０１は各種の待ち
行列を構成する時にタスクのつながりを示して待ち行列
を構成するため、次のタスクのＴＣＢアドレスを保存す
る１６ビットのタスク接続ポインタである。７０２〜７
０５はその他のタスク管理情報で、ここではたとえば以
下のように構成される。

【０００９】７０２はタスク状態を示す８ビットの情報
で、該当タスクが実行状態なのか休止状態なのかなどの
タスクの状態が保存され、７０３はタスク優先順位を示
す８ビットの情報である。７０４は１６ビットのタイム
アウトカウンタで、該当タスクが時間待ち状態の時にタ
スクの時間管理が行われる。７０５は１６ビットのタス
クスタックポインタで、該当タスクが実行状態でなくな
る際のスタックポインタが保存される。

【００１０】図７（ｂ）は、ＴＣＢ接続の１例を示した
ＴＣＢ接続図で、例えば実行待ちした際のタスクの待ち
行列を示したものである。

【００１１】図７（ｂ）において、接続キュー７１１は
タスク先頭指示手段であり、待ち行列の先頭タスクのＴ
ＣＢアドレスを８ビットずつ上位と下位に分けて指し示
した１６ビットの接続キューである。タスク接続ポイン
タ７１２，７１３，７１４はタスク接続指示手段であり
、該タスクの次に待ちとなっているタスクのＴＣＢアド
レスを指し示すものである。

【００１２】図６における接続キュー６０７，第１タス
クのＴＣＢ６０４，第２タスクのＴＣＢ６０５，第３タ
スクのＴＣＢ６０６は、それぞれ図７（ｂ）の接続キュ
ー７１１，第１タスクのＴＣＢ７１３，第２タスクのＴ
ＣＢ７１２，第３タスクのＴＣＢ７１４に対応する。

【００１３】以上のように構成された従来のマルチタス
ク制御装置について、以下図６、図７（ｂ）、図８およ
び図９を用いて説明する。

【００１４】まず、図６のＴＣＢ配置手段６０２は、Ｔ
ＣＢ初期化情報６０１からＴＣＢの初期情報を受け、各
タスクのＴＣＢを生成し、メモリ６０３の任意の場所か
ら順に（ここでは１３Ｆ９（１６進表示）番地から）Ｔ
ＣＢを配置する。メモリ６０３上に配置されたＴＣＢ６
０４〜６０６は以降タスク接続管理手段６０８によって
管理される。ＴＣＢ配置手段６０２とタスク接続管理手
段６０８の処理の詳細を図８と図９に示す。

【００１５】図７（ｂ）では、実行待ちタスクの順番が
、第２タスク−第１タスク−第３タスクであった時のタ
スク制御ブロックの行列である。

【００１６】接続キュー７１１の内容は、行列の先頭と
なる第２タスクのＴＣＢ７１２の先頭アドレスを示し、
その内容は１４０１（１６進数表示）となり、第２タス
クのＴＣＢ７１２のタスク接続ポインタの内容は、第１
タスクのＴＣＢ７１３の先頭アドレスを示すために１３
Ｆ９（１６進数表示）であり、第１タスクのＴＣＢ７１
３のタスク接続ポインタの内容は、第３タスクのＴＣＢ
７１４の先頭アドレスを示すために１４０９（１６進数
表示）となる。

【００１７】第３タスクのＴＣＢ７１４のタスク接続ポ
インタの内容は、この後につながるＴＣＢがないことを
示す特別なコード（例えばＦＦＦＦ（１６進数表示））
となる。

【００１８】このように、それぞれのＴＣＢの先頭アド
レスを順次指し示して、待ち行列を構成する。

【００１９】図８は図６におけるＴＣＢ配置手段６０２
の処理を示すフロー図である。図８において、ステップ
８０１は、ＴＣＢの配置アドレスの初期値１３Ｆ９（１
６進数表示）とタスクのカウント値Ｎを設定している。 ステップ８０２は、Ｎ番目のＴＣＢの初期化情報を読み
込んで、ステップ８０３でＴＣＢの生成を行い、ステッ
プ８０４では生成したＴＣＢを配置アドレスより順に配
置する。ステップ８０５は、次のＴＣＢのために配置ア
ドレスをＴＣＢのサイズだけ移動させ、Ｎを１増やすこ
とによって次のＴＣＢを対照にしている。ステップ８０
６は、次のＴＣＢ初期化情報をみて、まだタスクが存在
するかを判定し、存在すればステップ８０２へ、存在し
なければ終了する。

【００２０】図９は、図６のタスク接続管理手段６０５
の処理を示したフロー図である。図９において、ステッ
プ９０１は、図６の接続キュー６０７の下位８ビットを
読み込んで、ステップ９０２は、図６の接続キュー６０
７の上位８ビットを読み込んで、ステップ９０３は、ス
テップ９０１とステップ９０２読み込んだデータをＴＣ
Ｂアドレス情報としている。ステップ９０４で次につな
がるＴＣＢが有るか無いかを判定し、有れば次のステッ
プ９０５へ戻り、無ければステップ９０７へ進んでＴＣ
Ｂの接続を行う。ステップ９０５は、該ＴＣＢのタスク
接続ポインターの下位８ビットを読み込み、次に、ステ
ップ９０６で該ＴＣＢのタスク接続ポインターの上位８
ビットを読み込んでステップ９０３へ戻る。

【００２１】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、接続キューおよび各ＴＣＢのタスク接続
ポインタとして、各１６ビットのメモリが使用されてお
り、メモリを多く使用してしまうと同時に、接続キュー
７１１やタスク接続ポインタ７１２を参照する際、８ビ
ットのマイクロプロセッサでは２回メモリをアクセスし
なければ１６ビットの情報が得られないので、時間がか
かるという問題点を有していた。

【００２２】本発明はかかる点に鑑み、接続キューやタ
スク接続ポインタのサイズを小さくし、しかも高速に処
理を行うことのできるマルチタスク制御装置を提供する
ことを目的とする。

【００２３】

【課題を解決するための手段】本発明は、複数のタスク
を切り換えながら実行するために必要なタスク管理情報
を保存するＮ個のタスク制御ブロックと、管理アドレス
を指定して任意の情報を書き込み読み出し可能なメモリ
手段と、前記Ｎ個のタスク制御ブロックを配置するアド
レスのメモリ頁を２５６バイトを１頁として指定する頁
入力手段と、前記Ｎ個のタスク制御ブロックが前記メモ
リ手段の前記頁入力手段より入力されたメモリ１頁内の
管理アドレス０番地から２５５番地までに入るように所
定のアドレス空間に配置するタスク制御ブロック配置手
段と、前記Ｎ個のタスク制御ブロックのそれぞれに含ま
れ、複数のタスクの待ち行列を構成するために、次に接
続するタスクのタスク制御ブロックの配置アドレス情報
の下位８ビットを保存してタスクの接続を示すＮ個のタ
スク接続指示手段と、待ち行列タスクの先頭タスクを示
すために、前記タスクのタスク制御ブロックの配置アド
レス情報の下位８ビットを保存するタスク先頭指示手段
と、前記Ｎ個のタスク制御ブロックの先頭のアドレス情
報を検出する配置開始アドレス検出手段と、前記Ｎ個の
タスク制御ブロックの最後尾のアドレス情報を検出する
配置終了アドレス検出手段と、前記配置開始アドレス検
出手段と前記配置終了アドレス検出手段より検出された
２つのアドレスが同一頁であるかどうかを判定するアド
レス判定手段と、前記アドレス比較手段の結果が２５６
以上であれば警告を発行する警告発行手段とにより構成
されている。

【００２４】

【作用】本発明は上記した構成により、タスク制御ブロ
ック配置手段が、各タスクのＴＣＢを２５６バイトを１
頁として指定した頁メモリの管理アドレス０番地から２
５５番地の間に入るように固定的に配置し、タスク先頭
指示手段とタスク接続指示手段がアドレス情報の下位８
ビットで指示することによって、タスク接続処理などの
ＴＣＢの操作を８ビットの演算で実施できるため高速に
処理でき、また、接続キューやＴＣＢを構成するタスク
接続ポインタを８ビットで構成できるので、メモリの使
用量を小さくできる。

【００２５】

【実施例】図１は本発明の第１の実施例（請求項１）で
あって、６４Ｋバイトのアドレス空間を持った８ビット
のマイクロプロセッサで、タスク数Ｎ＝３で頁入力手段
から値として７が入力された場合のマルチタスク制御装
置の構成を示す機能ブロック図である。

【００２６】図１において、１はＴＣＢを生成する際に
必要な初期情報が保存されたＴＣＢ初期化情報、１１は
２５６バイトを１頁としてＴＣＢを配置するメモリの頁
を入力する頁入力手段、２はＴＣＢ初期化情報１を元に
ＴＣＢを作成し、メモリ３上の頁入力手段１１によって
指定された頁の０番地から順に配置するＴＣＢ配置手段
である。３はＴＣＢや接続キューを配置するためのメモ
リ、４，５，６はそれぞれＴＣＢ配置手段２によって、
メモリ３の０番地から順に配置された第１〜第３タスク
のＴＣＢである。７は、待ち行列の先頭タスクのＴＣＢ
アドレスの下位８ビットを示す接続キューであり、０番
地から２５５番地に存在する必要はない。８は、頁入力
手段１１によって入力されたメモリ頁のメモリ３上に配
置された各タスクのＴＣＢ４〜６、および接続キュー７
を操作してタスクの接続行列を構成管理するタスク接続
管理手段である。

【００２７】図２（ａ）は、図１におけるメモリ３上に
配置される各タスクのＴＣＢ４〜６の内の１つで、７バ
イトのＴＣＢの構成例を示したＴＣＢ構成図である。

【００２８】図２（ａ）において、２０１は各種の待ち
行列を構成する時にタスクのつながりを示して待ち行列
を構成するため、次のタスクのＴＣＢアドレスの下位８
ビットのみを保存する８ビットのタスク接続ポインタで
ある。

【００２９】２０２〜２０５はその他のタスク管理情報
であり、ここでは従来例の図７（ａ）の７０２〜７０５
と全く同じに構成される。

【００３０】図２（ｂ）は、ＴＣＢ接続の１例を示した
ＴＣＢ接続図であり、例えば実行待ちした際のタスクの
待ち行列を示したものである。

【００３１】図２（ｂ））において、接続キュー２１１
はタスク先頭指示手段であり、待ち行列の先頭タスクの
ＴＣＢアドレスの下位だけを指し示す８ビットの接続キ
ューである。

【００３２】タスク接続ポインタ２１２，２１３，２１
４はタスク接続指示手段であり、該タスクの次に待ちと
なっているタスクのＴＣＢアドレスの下位８ビットを指
し示すものである。

【００３３】図１における接続キュー７，第１タスクの
ＴＣＢ４，第２タスクのＴＣＢ５，第３タスクのＴＣＢ
６は、それぞれ図２（ｂ）の接続キュー２１１，第１タ
スクのＴＣＢ２１３，第２タスクのＴＣＢ２１２，第３
タスクのＴＣＢ２１４に対応する。

【００３４】以上のように構成されたこの実施例のマル
チタスク制御装置において、以下図１，図２（ｂ），図
３及び図４を用いて、その動作を説明する。

【００３５】図１で頁入力手段１１からＴＣＢの配置メ
モリ頁（ここでは７頁）を入力すると、ＴＣＢ配置手段
２は、ＴＣＢ初期化情報１からＴＣＢの初期情報を受け
ＴＣＢを作成し、メモリの７頁目の先頭である０７００
（１６進表示）番地から順に配置する。メモリ３上に配
置されたＴＣＢ４，５，６は、以降タスク接続管理手段
８に頁入力手段１１から配置頁情報をもらい、この頁情
報を基に管理を行う。

【００３６】図２（ｂ）では、実行待ちタスクの順番が
、第２タスク−第１タスク−第３タスクであった時のタ
スク制御ブロックの待ち行列である。

【００３７】接続キュー２１１の内容は、行列の先頭と
なる第２タスクのＴＣＢ２１２の先頭アドレスの下位８
ビットを示し、その内容は０７（１６進数表示）となり
、第２タスクのＴＣＢ２１２のタスク接続ポインタの内
容は、第１タスクのＴＣＢ２１３の先頭アドレスの下位
８ビットを示すために００（１６進数表示）であり、第
１タスクのＴＣＢ２１３のタスク接続ポインタの内容は
、第３タスクのＴＣＢ２１４の先頭アドレスの下位８ビ
ットを示すために０Ｅ（１６進数表示）となる。第３タ
スクのＴＣＢ２１４のタスク接続ポインタの内容は、こ
の後につながるＴＣＢがないことを示す特別なコード（
例えばＦＦ（１６進数表示））となる。

【００３８】このように、それぞれのＴＣＢの先頭アド
レスの下位８ビットを順次指し示して、待ち行列を構成
する。

【００３９】図３は図１におけるＴＣＢ配置手段２の処
理を示すフロー図である。図３において、ステップ３０
１は、配置ページとして頁アドレスを読み込み（ここで
は７）、ＴＣＢ初期化情報ファイルからＴＣＢの配置ア
ドレスの初期値とタスクのカウント値Ｎを設定している
。ステップ３０２は、Ｎ番目のＴＣＢの初期化情報を読
み込んで、ステップ３０３でＴＣＢの生成を行い、ステ
ップ３０４では生成したＴＣＢを配置アドレスより順に
配置する。ステップ３０５は、次のＴＣＢのために配置
アドレスをＴＣＢのサイズだけ移動させ、Ｎを１増やす
ことによって次のＴＣＢを対照にしている。ステップ３
０６は、次のＴＣＢ初期化情報をみて、まだタスクが存
在するかを判定し、存在すればステップ３０２へ、存在
しなければ終了する。

【００４０】図４は、図１のタスク接続管理手段５の処
理を示したフロー図である。図４において、ステップ４
０１は、図１の接続キュー７を読み込んで、ステップ４
１１では、上位アドレス８ビットに頁アドレスを設定し
、ステップ４０２は、ステップ４０１で読み込んだデー
タをＴＣＢアドレス情報としている。ステップ４０３は
、次につながるＴＣＢが有るか無いかを判定し、あれば
次のステップ４０４へ行き、無ければステップ４０５で
ＴＣＢの接続を行う。ステップ４０４では、示されたア
ドレスのＴＣＢのタスク接続ポインタを読み込み、ステ
ップ４０２へ戻る。

【００４１】なお、本実施例でＴＣＢの配置アドレスの
初期値は０としたが、０から２５５番地までにＴＣＢが
配置されれば、初期値は０から２５５のどこであっても
かまわない。

【００４２】図５は本発明の第２の実施例（請求項２）
におけるマルチタスク制御装置の構成を示す機能ブロッ
ク図である。

【００４３】第１の実施例と異なるのは、ＴＣＢ配置手
段５０２からＴＣＢの配置開始アドレスを検出して出力
する配置開始アドレス検出手段５０９と、ＴＣＢの配置
終了アドレスを検出して出力する配置終了アドレス検出
手段５１９と、この２つのアドレスが同一頁に存在して
いるかどうかを判定する配置アドレス判定手段５１０と
、判定結果によってエラーを出力する警告手段５１１を
設けた点である。

【００４４】以上のように構成されたこの実施例のマル
チタスク制御装置において、以下図５を用いてその動作
を説明する。

【００４５】配置開始アドレス検出手段５０９はＴＣＢ
配置手段５０２がＴＣＢの配置を開始した際の配置開始
アドレスを検出して出力し、配置終了アドレス検出手段
５１９はＴＣＢ配置手段５０２がＴＣＢの配置を完了し
た際の配置終了アドレスを検出して出力する。配置アド
レス判定手段５１０では、この２つのアドレスが２５６
バイトを１頁として管理するメモリの同一頁に存在する
かどうかを判定し、同一頁で無ければ、警告手段５１１
はエラーを出力して警告を発する。

【００４６】

【発明の効果】以上説明したように、本発明によれば、
ＴＣＢを配置する頁アドレスを入力する頁入力手段と、
指定された頁アドレス空間にタスク制御ブロックを配置
する手段と、管理アドレスが０番地から２５５番地まで
であることを前提に下位８ビットのアドレスでタスク接
続を行うタスク接続指示手段やタスク先頭指示手段を設
けることにより、タスク接続指示手段やタスク先頭指示
手段は指示アドレスの下位８ビットのみを保存していれ
ばよいため、メモリの使用領域を少なくすることが可能
になるばかりでなく、８ビットデータバスのマイクロプ
ロセッサでは、１回のメモリアクセスを行うだけで次に
接続されたＴＣＢのアドレスを参照できるため、タスク
接続管理手段はタスク接続処理を高速に行うことができ
る。

【００４７】また、ＴＣＢを配置した際の配置アドレス
が２５５を越えた場合にこれを警告する警告手段を設け
ることにより、マルチタスク制御装置の誤動作を事前に
知ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるマルチタスク制
御装置の構成を示す機能ブロック図

【図２】（ａ）は第１の実施例におけるタスク制御ブロ
ックの１構成例を示したＴＣＢ構成図 （ｂ）は第１の実施例におけるタスク制御ブロックをつ
ないで待ち行列を構成した際のタスク接続図

【図３】同
実施例におけるＴＣＢ配置手段の処理の内容を示すフロ
ー図

【図４】同実施例におけるタスク接続管理手段の処理手
順を示すフロー図

【図５】本発明の第２の実施例におけるマルチタスク制
御装置の構成を示す機能ブロック図

【図６】従来のマルチタスク制御装置の構成を示す機能
ブロック図

【図７】（ａ）は従来のタスク制御ブロックの１構成例
を示したＴＣＢ構成図 （ｂ）は従来のタスク制御ブロックをつないで待ち行列
を構成した際のタスク接続図

【図８】従来のＴＣＢ配置手段の処理の内容を示すフロ
ー図

【図９】従来のタスク接続管理手段の処理手順の１例を
示すフロー図

【符号の説明】

１　　ＴＣＢ初期化情報 ２　　ＴＣＢ配置手段 ３　　メモリ ４，２１３　　第１タスクのＴＣＢ ５，２１２　　第２タスクのＴＣＢ ６，２１４　　第３タスクのＴＣＢ ７，２１１　　接続キュー ８　　タスク接続管理手段 １１　　頁入力手段 ２０１　　タスク接続ポインタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】複数のタスクを切り換えながら実行するた
   めに必要なタスク管理情報を保存するＮ個のタスク制御
   ブロックと、管理アドレスを指定して任意の情報を書き
   込み・読み出し可能なメモリ手段と、前記Ｎ個のタスク
   制御ブロックを配置するアドレスのメモリ頁を、２５６
   バイトを１頁として指定する頁入力手段と、前記Ｎ個の
   タスク制御ブロックが前記メモリ手段の前記頁入力手段
   より入力されたメモリ１頁内の管理アドレス０番地から
   ２５５番地までに入るように所定のアドレス空間に配置
   するタスク制御ブロック配置手段と、前記Ｎ個のタスク
   制御ブロックのそれぞれに含まれ、複数のタスクの待ち
   行列を構成するために、次に接続するタスクのタスク制
   御ブロックの配置アドレス情報の下位８ビットを保存し
   て、タスクの接続を示すＮ個のタスク接続指示手段と、
   待ち行列タスクの先頭タスクを示すために、前記タスク
   のタスク制御ブロックの配置アドレス情報の下位８ビッ
   トを保存するタスク先頭指示手段と、を備えたマルチタ
   スク制御装置。
2. 【請求項２】複数のタスクを切り換えながら実行するた
   めに必要なタスク管理情報を保存するＮ個のタスク制御
   ブロックと、管理アドレスを指定して任意の情報を書き
   込み・読み出し可能なメモリ手段と、前記Ｎ個のタスク
   制御ブロックを配置するアドレスのメモリ頁を、２５６
   バイトを１頁として指定する頁入力手段と、前記Ｎ個の
   タスク制御ブロックが前記メモリ手段の前記頁入力手段
   より入力されたメモリ１頁内の管理アドレス０番地から
   ２５５番地までに入るように所定のアドレス空間に配置
   するタスク制御ブロック配置手段と、前記Ｎ個のタスク
   制御ブロックの先頭のアドレス情報を検出する配置開始
   アドレス検出手段と、前記Ｎ個のタスク制御ブロックの
   最後尾のアドレス情報を検出する配置終了アドレス検出
   手段と、前記配置開始アドレス検出手段と前記配置終了
   アドレス検出手段より検出された２つのアドレスが同一
   頁であるかどうかを判定するアドレス判定手段と、前記
   アドレス比較手段の結果が２５６以上であれば警告を発
   行する警告発行手段と、を備えたマルチタスク制御装置
   。