JPH04336722A - 多重化方式 - Google Patents
多重化方式Info
- Publication number
- JPH04336722A JPH04336722A JP10746191A JP10746191A JPH04336722A JP H04336722 A JPH04336722 A JP H04336722A JP 10746191 A JP10746191 A JP 10746191A JP 10746191 A JP10746191 A JP 10746191A JP H04336722 A JPH04336722 A JP H04336722A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- frame
- pulse
- channels
- mounting position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＳＤＮ交換機に加入
者線多重化装置を介して複数の加入者線を収容するディ
ジタル加入者線多重伝送方式において、加入者線に対応
するチャネルと保守用チャネルとを多重化して伝送する
多重化方式に関する。
者線多重化装置を介して複数の加入者線を収容するディ
ジタル加入者線多重伝送方式において、加入者線に対応
するチャネルと保守用チャネルとを多重化して伝送する
多重化方式に関する。
【０００２】
【従来の技術】ＩＳＤＮの基本サービスの加入者系は、
図６に示すように、局内交換機６１内に設置された伝送
路終端装置（ＬＴ：Ｌｉｎｅ Ｔｅｒｍｉｎａｔｉｏｎ
）６２１ 〜６２ｎ と、加入者の宅内に設置された網
終端装置（ＮＴ：Ｎｅｔｗｏｒｋ Ｔｅｒｍｉｎａｔｉ
ｏｎ）６３１〜６３ｎとで構成される。
図６に示すように、局内交換機６１内に設置された伝送
路終端装置（ＬＴ：Ｌｉｎｅ Ｔｅｒｍｉｎａｔｉｏｎ
）６２１ 〜６２ｎ と、加入者の宅内に設置された網
終端装置（ＮＴ：Ｎｅｔｗｏｒｋ Ｔｅｒｍｉｎａｔｉ
ｏｎ）６３１〜６３ｎとで構成される。
【０００３】また、ＩＳＤＮでは、従来、局内交換機か
ら遠隔の地や局内交換機が導入されていない地域の加入
者を経済的に収容する方法として、既存の局内加入者線
多重化装置（ＣＯＴ：Ｃｅｎｔｒａｌ Ｏｆｆｉｃｅ
Ｔｅｒｍｉｎａｌ）６４と遠隔加入者線多重化装置（Ｒ
Ｔ：Ｒｅｍｏｔｅ Ｔｅｒｍｉｎａｌ）６５とを用いて
複数の加入者線を多重化し、１．５４４Ｍｂｐｓの一次
群伝送路を介して多重伝送する方式がある。
ら遠隔の地や局内交換機が導入されていない地域の加入
者を経済的に収容する方法として、既存の局内加入者線
多重化装置（ＣＯＴ：Ｃｅｎｔｒａｌ Ｏｆｆｉｃｅ
Ｔｅｒｍｉｎａｌ）６４と遠隔加入者線多重化装置（Ｒ
Ｔ：Ｒｅｍｏｔｅ Ｔｅｒｍｉｎａｌ）６５とを用いて
複数の加入者線を多重化し、１．５４４Ｍｂｐｓの一次
群伝送路を介して多重伝送する方式がある。
【０００４】このような方式では、局内加入者線多重化
装置６４には、伝送路終端装置６２２ 〜６２ｎ の伝
送情報の中継を行うチャネル盤（ＬＵＮＴ：Ｌｉｎｅ
Ｕｎｉｔ ＮｅｔｗｏｒｋＴｅｒｍｉｎａｌ） ６６２
〜６６ｎ を備える。遠隔加入者線多重化装置６５に
は、網終端装置６３２〜６３ｎの伝送情報を中継するチ
ャネル盤（ＬＵＬＴ：Ｌｉｎｅ Ｕｎｉｔ ＬｉｎｅＴ
ｅｒｍｉｎａｌ）６７２ 〜６７ｎ を備える。
装置６４には、伝送路終端装置６２２ 〜６２ｎ の伝
送情報の中継を行うチャネル盤（ＬＵＮＴ：Ｌｉｎｅ
Ｕｎｉｔ ＮｅｔｗｏｒｋＴｅｒｍｉｎａｌ） ６６２
〜６６ｎ を備える。遠隔加入者線多重化装置６５に
は、網終端装置６３２〜６３ｎの伝送情報を中継するチ
ャネル盤（ＬＵＬＴ：Ｌｉｎｅ Ｕｎｉｔ ＬｉｎｅＴ
ｅｒｍｉｎａｌ）６７２ 〜６７ｎ を備える。
【０００５】また、これらの装置のチャネル増設につい
ては、ＩＳＤＮの基本インタフェース単位に行う方法が
ＩＳＤＮの構築における初期段階では経済的な方法であ
る。図７は、従来の加入者線多重化装置の構成例を示す
図である。図において、網終端装置６３１ 〜６３２４
にそれぞれ対応した６４ｋｂｐｓ（０次群）の音声信号
ＣＨ１〜ＣＨ２４は、これらの隣接する２チャネルずつ
のインタフェースをとるチャネル盤７１１ 〜７１１２
と、これらのチャネル盤を介して与えられる音声信号を
一次群に多重化する多重化部７２と、多重化部７２と伝
送路とのインタフェースをとる一次群インタフェース部
７３とから構成される。
ては、ＩＳＤＮの基本インタフェース単位に行う方法が
ＩＳＤＮの構築における初期段階では経済的な方法であ
る。図７は、従来の加入者線多重化装置の構成例を示す
図である。図において、網終端装置６３１ 〜６３２４
にそれぞれ対応した６４ｋｂｐｓ（０次群）の音声信号
ＣＨ１〜ＣＨ２４は、これらの隣接する２チャネルずつ
のインタフェースをとるチャネル盤７１１ 〜７１１２
と、これらのチャネル盤を介して与えられる音声信号を
一次群に多重化する多重化部７２と、多重化部７２と伝
送路とのインタフェースをとる一次群インタフェース部
７３とから構成される。
【０００６】このような加入者線多重化装置では、多重
化部７２は、チャネル盤７１１ 〜７１１２に、一次群
のフレームの先頭タイミングを与えるフレームパルスＦ
Ｐ（図８■）、伝送速度１．５４４Ｍｂｐｓに対応した
クロックＣＬＫおよび各チャネル盤に収容される２つの
隣接チャネル（以下、これらのチャネルを個別に示す場
合には、その配置順に「奇数チャネル」および「偶数チ
ャネル」という。）の各先頭タイミングを与えるチャネ
ルパルスＣＨＰ１ 、ＣＨＰ２ を与える（図８■）。
化部７２は、チャネル盤７１１ 〜７１１２に、一次群
のフレームの先頭タイミングを与えるフレームパルスＦ
Ｐ（図８■）、伝送速度１．５４４Ｍｂｐｓに対応した
クロックＣＬＫおよび各チャネル盤に収容される２つの
隣接チャネル（以下、これらのチャネルを個別に示す場
合には、その配置順に「奇数チャネル」および「偶数チ
ャネル」という。）の各先頭タイミングを与えるチャネ
ルパルスＣＨＰ１ 、ＣＨＰ２ を与える（図８■）。
【０００７】各チャネル盤は、このようにして与えられ
るチャネルパルスＣＨＰ１、ＣＨＰ２のタイミングに、
多重化部７２より与えられる一次群信号中の対応するチ
ャネルの受信データを取り込んで伝送路終端装置６２２
〜６２ｎ または、網終端装置６３２ 〜６３ｎ に
送出する。 すなわち、多重化部７２は、伝送路から受信される一次
群の信号をそのまま対応する各チャネル盤に送出する。 また、各チャネル盤が多重化部７２に与える送信データ
については、多重化部７２から与えられるチャネルパル
スＣＨＰ１ 〜ＣＨＰ２４のタイミングで各チャネル盤
が対応するチャネルの送信データを多重化部７２に送出
する。すなわち、多重化部７２は、各チャネル盤からの
送信データの論理和をとって送出する。したがって、簡
単な回路を用いて各チャネルの多重分離が行われる。
るチャネルパルスＣＨＰ１、ＣＨＰ２のタイミングに、
多重化部７２より与えられる一次群信号中の対応するチ
ャネルの受信データを取り込んで伝送路終端装置６２２
〜６２ｎ または、網終端装置６３２ 〜６３ｎ に
送出する。 すなわち、多重化部７２は、伝送路から受信される一次
群の信号をそのまま対応する各チャネル盤に送出する。 また、各チャネル盤が多重化部７２に与える送信データ
については、多重化部７２から与えられるチャネルパル
スＣＨＰ１ 〜ＣＨＰ２４のタイミングで各チャネル盤
が対応するチャネルの送信データを多重化部７２に送出
する。すなわち、多重化部７２は、各チャネル盤からの
送信データの論理和をとって送出する。したがって、簡
単な回路を用いて各チャネルの多重分離が行われる。
【０００８】ところで、ＩＳＤＮの加入者系では、電話
・非電話を含む種々の通信サービスを統一的に提供する
ためにインタフェースが系列化され、例えば、６４ｋｂ
ｐｓの２つの情報チャネル（以下、「Ｂ１ チャネル」
および「Ｂ２ チャネル」という。）および１６ｋｂｐ
ｓの単一の信号チャネル（以下、「Ｄチャネル」という
。）から構成される基本インタフェースが採用されるが
、実際には、これらのチャネルに併せて伝送路その他の
保守に用いられる保守用チャネル（以下、「Ｍチャネル
」という。）が設けられ、その伝送速度は、例えば、北
米の標準仕様では４ｋｂｐｓである。
・非電話を含む種々の通信サービスを統一的に提供する
ためにインタフェースが系列化され、例えば、６４ｋｂ
ｐｓの２つの情報チャネル（以下、「Ｂ１ チャネル」
および「Ｂ２ チャネル」という。）および１６ｋｂｐ
ｓの単一の信号チャネル（以下、「Ｄチャネル」という
。）から構成される基本インタフェースが採用されるが
、実際には、これらのチャネルに併せて伝送路その他の
保守に用いられる保守用チャネル（以下、「Ｍチャネル
」という。）が設けられ、その伝送速度は、例えば、北
米の標準仕様では４ｋｂｐｓである。
【０００９】これらのチャネルを上述の加入者線多重化
装置を用いて伝送する場合には、チャネル盤当たり２つ
のチャネルが割り当てられているために、Ｂ１ チャネ
ルとＢ２ チャネルとの収容は可能であるが、Ｄチャネ
ルおよびＭチャネルの収容が不可能であった。従来、こ
のような問題を解決する方法としては、図９に示すよう
に、奇数チャネルのタイムスロットにＢ１ チャネルを
割り付け、偶数チャネルのタイムスロットにＢ２ チャ
ネルを割り付け、かつ第三タイムスロットとして偶数チ
ャネルに隣接した後続チャネルを割り付け、そのチャネ
ルを介してＤチャネルとＭチャネルとを多重伝送する方
法がある。この場合、音声信号ＣＨ４、ＣＨ８、…に対
応したチャネルは、用いられず空きチャネルとなる。
装置を用いて伝送する場合には、チャネル盤当たり２つ
のチャネルが割り当てられているために、Ｂ１ チャネ
ルとＢ２ チャネルとの収容は可能であるが、Ｄチャネ
ルおよびＭチャネルの収容が不可能であった。従来、こ
のような問題を解決する方法としては、図９に示すよう
に、奇数チャネルのタイムスロットにＢ１ チャネルを
割り付け、偶数チャネルのタイムスロットにＢ２ チャ
ネルを割り付け、かつ第三タイムスロットとして偶数チ
ャネルに隣接した後続チャネルを割り付け、そのチャネ
ルを介してＤチャネルとＭチャネルとを多重伝送する方
法がある。この場合、音声信号ＣＨ４、ＣＨ８、…に対
応したチャネルは、用いられず空きチャネルとなる。
【００１０】
【発明が解決しようとする課題】ところで、このような
従来のＩＳＤＮ多重化方式では、例えば、物理スロット
１に実装されたチャネル盤７１１ にはＣＨ１〜ＣＨ３
の３つのタイムスロットが割り付けられる。ところで、
ＩＳＤＮ用でない通常のチャネル盤７１２ では、ＣＨ
３とＣＨ４との第三タイムスロットおよび第四タイムス
ロットが、物理スロット２に実装される。したがって、
このようなチャネル盤をＩＳＤＮ用として用いる場合に
は、ＣＨ３、ＣＨ４の第三および第四のタイムスロット
を用いることができないために物理スロット２への実装
ができず、保守、運用上物理スロットとチャネル盤との
関係を常に意識する必要がある。さらに、このように使
用できないタイムスロットは、図９■、■、…に示すよ
うに４タイムスロット毎に発生し、多重化効率が低下し
て装置の低廉化の妨げとなっていた。
従来のＩＳＤＮ多重化方式では、例えば、物理スロット
１に実装されたチャネル盤７１１ にはＣＨ１〜ＣＨ３
の３つのタイムスロットが割り付けられる。ところで、
ＩＳＤＮ用でない通常のチャネル盤７１２ では、ＣＨ
３とＣＨ４との第三タイムスロットおよび第四タイムス
ロットが、物理スロット２に実装される。したがって、
このようなチャネル盤をＩＳＤＮ用として用いる場合に
は、ＣＨ３、ＣＨ４の第三および第四のタイムスロット
を用いることができないために物理スロット２への実装
ができず、保守、運用上物理スロットとチャネル盤との
関係を常に意識する必要がある。さらに、このように使
用できないタイムスロットは、図９■、■、…に示すよ
うに４タイムスロット毎に発生し、多重化効率が低下し
て装置の低廉化の妨げとなっていた。
【００１１】本発明は、局内交換機と遠隔加入者線多重
化装置との間を結ぶ多重回線のタイムスロットを効率的
に用いて情報チャネル、信号チャネルおよび保守チャネ
ルを多重伝送でき、かつチャネル盤を実装する物理スロ
ットを意識する必要のない多重化方式を提供することを
目的とする。
化装置との間を結ぶ多重回線のタイムスロットを効率的
に用いて情報チャネル、信号チャネルおよび保守チャネ
ルを多重伝送でき、かつチャネル盤を実装する物理スロ
ットを意識する必要のない多重化方式を提供することを
目的とする。
【００１２】
【課題を解決するための手段】図１は、本発明の原理ブ
ロック図である。本発明は、フレーム上に隣接配置され
た奇数チャネルおよび偶数チャネルのタイムスロットの
位置を示すチャネルパルスと、フレームの先頭を示すフ
レームパルスとに同期し、奇数チャネルおよび偶数チャ
ネルを収容するチャネル盤１１を備え、フレームを送受
してチャネル毎の多重化または分離化の処理を行う多重
伝送装置において、チャネル盤１１には、フレームパル
スとチャネルパルスとの時間差に応じてチャネル盤１１
の実装位置を検出する実装位置検出手段１３と、検出さ
れた実装位置に応じて、偶数チャネルに隣接した後続チ
ャネルおよび奇数チャネルに隣接した先行チャネルのい
ずれか一方を追加して収容する制御手段１５とを備えた
ことを特徴とする。
ロック図である。本発明は、フレーム上に隣接配置され
た奇数チャネルおよび偶数チャネルのタイムスロットの
位置を示すチャネルパルスと、フレームの先頭を示すフ
レームパルスとに同期し、奇数チャネルおよび偶数チャ
ネルを収容するチャネル盤１１を備え、フレームを送受
してチャネル毎の多重化または分離化の処理を行う多重
伝送装置において、チャネル盤１１には、フレームパル
スとチャネルパルスとの時間差に応じてチャネル盤１１
の実装位置を検出する実装位置検出手段１３と、検出さ
れた実装位置に応じて、偶数チャネルに隣接した後続チ
ャネルおよび奇数チャネルに隣接した先行チャネルのい
ずれか一方を追加して収容する制御手段１５とを備えた
ことを特徴とする。
【００１３】
【作用】本発明は、実装位置検出手段１３がチャネル盤
１１に与えられるフレームパルスとチャネルパルスとの
時間差に応じてその実装位置を検出し、その実装位置に
応じて、制御手段１５が偶数チャネルに隣接した後続チ
ャネルあるいは奇数チャネルに隣接した先行チャネルを
追加して収容する。
１１に与えられるフレームパルスとチャネルパルスとの
時間差に応じてその実装位置を検出し、その実装位置に
応じて、制御手段１５が偶数チャネルに隣接した後続チ
ャネルあるいは奇数チャネルに隣接した先行チャネルを
追加して収容する。
【００１４】このようにして追加収容されるチャネルは
、チャネル盤１１に隣接した実装位置に本来割り付けら
れたチャネルであるが、チャネル盤１１の実装位置に応
じて選択でき、かつそのチャネル数も任意に設定できる
ので、フレーム上の全てのチャネルを漏れなく使用する
ことが可能となる。
、チャネル盤１１に隣接した実装位置に本来割り付けら
れたチャネルであるが、チャネル盤１１の実装位置に応
じて選択でき、かつそのチャネル数も任意に設定できる
ので、フレーム上の全てのチャネルを漏れなく使用する
ことが可能となる。
【００１５】
【実施例】以下、図面に基づいて本発明の実施例を詳細
に説明する。図２は、本発明の一実施例を示す図である
。図において、本発明の特徴とする構成は、本実施例で
は、従来例構成のチャネル盤に、実装位置検出部２１と
チャネルパルス生成部２２とを備えた点にある。
に説明する。図２は、本発明の一実施例を示す図である
。図において、本発明の特徴とする構成は、本実施例で
は、従来例構成のチャネル盤に、実装位置検出部２１と
チャネルパルス生成部２２とを備えた点にある。
【００１６】なお、本実施例では、ディジタル加入者線
多重伝送方式の構成は図６および図７に示す従来例と同
様であり、各チャネル盤に３チャネル分のタイムスロッ
トを割り付け、奇数チャネルのタイムスロットにＢ１
チャネルを割り付け、偶数チャネルのタイムスロットに
Ｂ２ チャネルを割り付け、ＤチャネルとＭチャネルと
を多重化して第三チャネルのタイムスロット上に配置す
る点では従来例と同様である。
多重伝送方式の構成は図６および図７に示す従来例と同
様であり、各チャネル盤に３チャネル分のタイムスロッ
トを割り付け、奇数チャネルのタイムスロットにＢ１
チャネルを割り付け、偶数チャネルのタイムスロットに
Ｂ２ チャネルを割り付け、ＤチャネルとＭチャネルと
を多重化して第三チャネルのタイムスロット上に配置す
る点では従来例と同様である。
【００１７】実装位置検出部２１では、フレームパルス
ＦＰが８ビット長で１９３進のカウンタ２３のロード端
子ＬＤに与えられ、クロックＣＬＫがカウンタ２３のク
ロック端子ＣＫに与えられる。カウンタ２３のカウント
出力Ｑ０ 〜Ｑ７ はそれぞれ８ビットのフリップフロ
ップから構成されるラッチ回路２４の入力Ｄ０ 〜Ｄ７
に与えられ、その並列出力Ｑ０ 〜Ｑ７ はデコーダ
２５に与えられる。デコーダ２５から出力される８つの
デコード出力は４つずつオア回路２６とオア回路２７と
に与えられ、それらの出力に得られる２つの選択信号は
チャネルパルス生成部２２に与えられる。さらに、ラッ
チ回路２４のクロック端子ＣＫにはチャネルパルスＣＨ
Ｐ１が与えられ、カウンタ２３の並列入力端子Ｄ０ 〜
Ｄ７ は論理「０」に固定設定される。
ＦＰが８ビット長で１９３進のカウンタ２３のロード端
子ＬＤに与えられ、クロックＣＬＫがカウンタ２３のク
ロック端子ＣＫに与えられる。カウンタ２３のカウント
出力Ｑ０ 〜Ｑ７ はそれぞれ８ビットのフリップフロ
ップから構成されるラッチ回路２４の入力Ｄ０ 〜Ｄ７
に与えられ、その並列出力Ｑ０ 〜Ｑ７ はデコーダ
２５に与えられる。デコーダ２５から出力される８つの
デコード出力は４つずつオア回路２６とオア回路２７と
に与えられ、それらの出力に得られる２つの選択信号は
チャネルパルス生成部２２に与えられる。さらに、ラッ
チ回路２４のクロック端子ＣＫにはチャネルパルスＣＨ
Ｐ１が与えられ、カウンタ２３の並列入力端子Ｄ０ 〜
Ｄ７ は論理「０」に固定設定される。
【００１８】チャネルパルス生成部２２では、クロック
ＣＬＫが８ビット長で１９３進のカウンタ２８のクロッ
ク端子ＣＫに与えられ、チャネルパルスＣＨＰ１はカウ
ンタ２８のロード端子ＬＤに与えられる。カウンタ２８
のカウント出力Ｑ０ 〜Ｑ７ はデコーダ２９に与えら
れ、デコーダ２９から得られる２つのデコード出力はセ
レクタ回路３０に与えられる。セレクタ回路３０の出力
はフリップフロップ３１の入力端子Ｄに与えられ、その
出力端子ＱにはチャネルパルスＣＨＰ３が与えられる。 フリップフロップ３１のクロック端子ＣＫにはインバー
タ３２を介してクロックＣＬＫが与えられ、カウンタ２
８の並列入力端子Ｄ０ 〜Ｄ７ は論理「０」に固定設
定される。
ＣＬＫが８ビット長で１９３進のカウンタ２８のクロッ
ク端子ＣＫに与えられ、チャネルパルスＣＨＰ１はカウ
ンタ２８のロード端子ＬＤに与えられる。カウンタ２８
のカウント出力Ｑ０ 〜Ｑ７ はデコーダ２９に与えら
れ、デコーダ２９から得られる２つのデコード出力はセ
レクタ回路３０に与えられる。セレクタ回路３０の出力
はフリップフロップ３１の入力端子Ｄに与えられ、その
出力端子ＱにはチャネルパルスＣＨＰ３が与えられる。 フリップフロップ３１のクロック端子ＣＫにはインバー
タ３２を介してクロックＣＬＫが与えられ、カウンタ２
８の並列入力端子Ｄ０ 〜Ｄ７ は論理「０」に固定設
定される。
【００１９】セレクタ回路３０では、オア回路２６から
与えられる一方の選択信号がアンド回路３３１ の一方
の入力に与えられ、オア回路２７から与えられる他方の
選択信号はアンド回路３３２ の一方の入力に与えられ
る。 アンド回路３３１ 、３３２ の出力はオア回路３４の
入力に与えられ、その出力にはセレクタ回路３０の出力
信号が得られる。アンド回路３３１ の他方の入力には
デコーダ２９の第一のデコード出力が与えられ、アンド
回路３３２ の他方の入力にはデコーダ２９の第二のデ
コード出力が与えられる。
与えられる一方の選択信号がアンド回路３３１ の一方
の入力に与えられ、オア回路２７から与えられる他方の
選択信号はアンド回路３３２ の一方の入力に与えられ
る。 アンド回路３３１ 、３３２ の出力はオア回路３４の
入力に与えられ、その出力にはセレクタ回路３０の出力
信号が得られる。アンド回路３３１ の他方の入力には
デコーダ２９の第一のデコード出力が与えられ、アンド
回路３３２ の他方の入力にはデコーダ２９の第二のデ
コード出力が与えられる。
【００２０】なお、本実施例と図１に示すブロック図と
の対応関係については、チャネル盤７１１ 〜７１１２
はチャネル盤１１に対応し、実装位置検出部２１は実装
位置検出手段１３に対応し、チャネルパルス生成部２２
は制御手段１５に対応する。図３は、本実施例の動作タ
イミングチャートである。以下、図２および図３を参照
して本実施例の動作を説明する。
の対応関係については、チャネル盤７１１ 〜７１１２
はチャネル盤１１に対応し、実装位置検出部２１は実装
位置検出手段１３に対応し、チャネルパルス生成部２２
は制御手段１５に対応する。図３は、本実施例の動作タ
イミングチャートである。以下、図２および図３を参照
して本実施例の動作を説明する。
【００２１】実装位置検出部２１では、カウンタ２３は
、フレームパルスＦＰが論理「１」である状態における
クロックＣＬＫに応じてそのカウント値がリセットされ
（図３ （ａ）■）、続くクロックＣＬＫに応じて逐次
カウント動作を行う。ラッチ回路２４は、チャネルパル
スＣＨＰ１の立ち上がりに応じて、カウンタ２３のカウ
ント値（図３では、その値が「４８」である。）を保持
する（図３ （ａ）■）。
、フレームパルスＦＰが論理「１」である状態における
クロックＣＬＫに応じてそのカウント値がリセットされ
（図３ （ａ）■）、続くクロックＣＬＫに応じて逐次
カウント動作を行う。ラッチ回路２４は、チャネルパル
スＣＨＰ１の立ち上がりに応じて、カウンタ２３のカウ
ント値（図３では、その値が「４８」である。）を保持
する（図３ （ａ）■）。
【００２２】デコーダ２５は、このようにして保持され
たカウント値をデコードし、チャネル盤の実装位置が物
理スロット番号１、４、７、１０の何れかである場合に
は、その物理スロット番号（カウント値（０（＝８×２
×（１−１））、４８（＝８×２×（４−１））、９６
（＝８×２×（７−１））、１４４（＝８×２×（１０
−１））の何れか１つ）に対応したデコード出力をオア
回路２６を介して第一の選択信号として出力する。
たカウント値をデコードし、チャネル盤の実装位置が物
理スロット番号１、４、７、１０の何れかである場合に
は、その物理スロット番号（カウント値（０（＝８×２
×（１−１））、４８（＝８×２×（４−１））、９６
（＝８×２×（７−１））、１４４（＝８×２×（１０
−１））の何れか１つ）に対応したデコード出力をオア
回路２６を介して第一の選択信号として出力する。
【００２３】また、デコーダ２５は、チャネル盤の実装
位置が物理スロット番号３、６、９、１２の何れかであ
る場合には、その物理スロット番号（カウント値３２（
＝８×２×（３−１））、８０（＝８×２×（６−１）
）、１２８（＝８×２×（９−１））、１７６（＝８×
２×（１２−１））の何れか１つ）に対応したデコード
出力をオア回路２７を介して第二の選択信号として出力
する。
位置が物理スロット番号３、６、９、１２の何れかであ
る場合には、その物理スロット番号（カウント値３２（
＝８×２×（３−１））、８０（＝８×２×（６−１）
）、１２８（＝８×２×（９−１））、１７６（＝８×
２×（１２−１））の何れか１つ）に対応したデコード
出力をオア回路２７を介して第二の選択信号として出力
する。
【００２４】チャネルパルス生成部２２では、カウンタ
２８は、チャネルパルスＣＨＰ１が論理「１」である状
態におけるクロックＣＬＫに応じて並列入力端子Ｄ０
〜Ｄ７ に固定設定された８ビットの論理値「０」がプ
リセットされ（図３ （ｂ）■）、続いて与えられるク
ロックＣＬＫに応じてカウント動作を行う。デコーダ２
９は、カウンタ２８のカウント値Ｑ０ 〜Ｑ７ を逐次
デコードし、チャネルパルスＣＨＰ１より１６ビット遅
延した後続チャネルのタイミング（カウント値＝「１５
」）を与える第一のデコード出力（図３ （ｂ）■）と
、チャネルパルスＣＨＰ１より１８５ビット遅延（８ビ
ット先行）した先行チャネルのタイミング（カウント値
＝「１８４」）を与える第二のデコード出力（図３ （
ｂ）■）とを出力する。
２８は、チャネルパルスＣＨＰ１が論理「１」である状
態におけるクロックＣＬＫに応じて並列入力端子Ｄ０
〜Ｄ７ に固定設定された８ビットの論理値「０」がプ
リセットされ（図３ （ｂ）■）、続いて与えられるク
ロックＣＬＫに応じてカウント動作を行う。デコーダ２
９は、カウンタ２８のカウント値Ｑ０ 〜Ｑ７ を逐次
デコードし、チャネルパルスＣＨＰ１より１６ビット遅
延した後続チャネルのタイミング（カウント値＝「１５
」）を与える第一のデコード出力（図３ （ｂ）■）と
、チャネルパルスＣＨＰ１より１８５ビット遅延（８ビ
ット先行）した先行チャネルのタイミング（カウント値
＝「１８４」）を与える第二のデコード出力（図３ （
ｂ）■）とを出力する。
【００２５】セレクタ回路３０は、第一の選択信号と第
二の選択信号とに応じて第一のデコード出力および第二
のデコード出力の何れか一方を選択し、フリップフロッ
プ３１に与える。フリップフロップ３１は、このように
して与えられるデコード出力をクロックＣＬＫに同期さ
せ、チャネルパルスＣＨＰ３として出力する。このよう
にして得られるチャネルパルスＣＨＰ３によって、物理
スロット番号１、４、７、１０に実装されたチャネル盤
では、図４に示すように、それぞれタイムスロット番号
３、９、１５、２１に対応するチャネルのアクセスタイ
ミングが与えられる。また、物理スロット番号３、６、
９、１２に実装されたチャネル盤では、それぞれタイム
スロット番号４、１０、１６、２２に対応するチャネル
のアクセスタイミングが同様にして与えられる。なお、
物理スロット番号２、５、８、１１の実装位置について
は、上述したようにこれらの実装位置に本来的に割り付
けられたタイムスロットが他のスロットに実装されたチ
ャネル盤に割り付けられるので、チャネル盤を実装でき
ない。
二の選択信号とに応じて第一のデコード出力および第二
のデコード出力の何れか一方を選択し、フリップフロッ
プ３１に与える。フリップフロップ３１は、このように
して与えられるデコード出力をクロックＣＬＫに同期さ
せ、チャネルパルスＣＨＰ３として出力する。このよう
にして得られるチャネルパルスＣＨＰ３によって、物理
スロット番号１、４、７、１０に実装されたチャネル盤
では、図４に示すように、それぞれタイムスロット番号
３、９、１５、２１に対応するチャネルのアクセスタイ
ミングが与えられる。また、物理スロット番号３、６、
９、１２に実装されたチャネル盤では、それぞれタイム
スロット番号４、１０、１６、２２に対応するチャネル
のアクセスタイミングが同様にして与えられる。なお、
物理スロット番号２、５、８、１１の実装位置について
は、上述したようにこれらの実装位置に本来的に割り付
けられたタイムスロットが他のスロットに実装されたチ
ャネル盤に割り付けられるので、チャネル盤を実装でき
ない。
【００２６】このように本実施例によれば、チャネル盤
の実装位置に応じて、ＤチャネルとＭチャネルとの多重
伝送に用いる第三のチャネルに対応したチャネルパルス
ＣＨＰ３を自動的に生成し、図４および図５に示すよう
に全てのチャネルを漏れなく使用することができる。な
お、本実施例は、局内加入者線多重化装置と遠隔加入者
線多重化装置との間を結ぶ伝送路に伝送速度１．５４４
Ｍｂｐｓの一次群を用いた場合において、本来的には２
つの隣接チャネルを収容するチャネル盤への適用例であ
るが、本発明は、伝送路に所定の高次群を採用し、チャ
ネル盤にその高次群の多重度に応じた数の隣接チャネル
を収容する場合にも同様に適用可能である。また、非実
装となるチャネル盤からこれに隣接実装されるチャネル
盤に割り付けられるチャネル数の比率は、本実施例のよ
うに均等でなくてもよい。
の実装位置に応じて、ＤチャネルとＭチャネルとの多重
伝送に用いる第三のチャネルに対応したチャネルパルス
ＣＨＰ３を自動的に生成し、図４および図５に示すよう
に全てのチャネルを漏れなく使用することができる。な
お、本実施例は、局内加入者線多重化装置と遠隔加入者
線多重化装置との間を結ぶ伝送路に伝送速度１．５４４
Ｍｂｐｓの一次群を用いた場合において、本来的には２
つの隣接チャネルを収容するチャネル盤への適用例であ
るが、本発明は、伝送路に所定の高次群を採用し、チャ
ネル盤にその高次群の多重度に応じた数の隣接チャネル
を収容する場合にも同様に適用可能である。また、非実
装となるチャネル盤からこれに隣接実装されるチャネル
盤に割り付けられるチャネル数の比率は、本実施例のよ
うに均等でなくてもよい。
【００２７】
【発明の効果】以上説明したように本発明では、制御手
段が、実装位置検出手段により検出されたチャネル盤の
実装位置に応じて、その両側に隣接した実装位置のチャ
ネル盤に本来割り付けられるチャネルを選択して収容す
る。このように収容されるチャネルはチャネル盤の実装
位置に応じて選択され、そのチャネル数も任意に設定で
きる。
段が、実装位置検出手段により検出されたチャネル盤の
実装位置に応じて、その両側に隣接した実装位置のチャ
ネル盤に本来割り付けられるチャネルを選択して収容す
る。このように収容されるチャネルはチャネル盤の実装
位置に応じて選択され、そのチャネル数も任意に設定で
きる。
【００２８】すなわち、フレーム上に配置された全ての
チャネルを漏れなく使用することが可能となるので、既
存の多重伝送装置を用いて情報チャネルおよび制御チャ
ネルに併せて保守用チャネルを効率的に多重伝送するこ
とが可能となり、従来例で生じたチャネルの多重化効率
の低下を回避して、装置の低廉化をはかることができる
。
チャネルを漏れなく使用することが可能となるので、既
存の多重伝送装置を用いて情報チャネルおよび制御チャ
ネルに併せて保守用チャネルを効率的に多重伝送するこ
とが可能となり、従来例で生じたチャネルの多重化効率
の低下を回避して、装置の低廉化をはかることができる
。
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施例を示す図である。
【図３】本実施例の動作タイミングチャートである。
【図４】物理スロット番号とタイムスロットの割り付け
との関係を示す図である。
との関係を示す図である。
【図５】本実施例のタイムスロットの割り付けを示す図
である。
である。
【図６】ディジタル加入者線多重伝送方式の構成例を示
す図である。
す図である。
【図７】従来の加入者線多重化装置の構成例を示す図で
ある。
ある。
【図８】チャネル盤と多重化部とのインタフェース信号
の一例を示す図である。
の一例を示す図である。
【図９】従来の加入者線多重化装置のタイムスロットの
割り付けを示す図である。
割り付けを示す図である。
１１ チャネル盤
１３ 実装位置検出手段
１５ 制御手段
２１ 実装位置検出部
２２ チャネルパルス生成部
２３，２８ カウンタ
２４ ラッチ回路
２５，２９ デコーダ
２６，２７，３４ オア回路
３０ セレクタ回路
３１ フリップフロップ
３２ インバータ
３３１ ，３３２ アンド回路
６１ 局内交換機
６２１ 〜６２ｎ 伝送路終端装置（ＬＴ）６３１
〜６３ｎ 網終端装置（ＮＴ）６４ 局内加入
者線多重化装置（ＣＯＴ）６５ 遠隔加入者線多重化
装置（ＲＴ）６６１ 〜６６ｎ チャネル盤（ＬＵ
ＮＴ）６７１ 〜６７ｎ チャネル盤（ＬＵＬＴ）
７１１ 〜７１１２ チャネル盤 ７２ 多重化部 ７３ 一次群インタフェース部
〜６３ｎ 網終端装置（ＮＴ）６４ 局内加入
者線多重化装置（ＣＯＴ）６５ 遠隔加入者線多重化
装置（ＲＴ）６６１ 〜６６ｎ チャネル盤（ＬＵ
ＮＴ）６７１ 〜６７ｎ チャネル盤（ＬＵＬＴ）
７１１ 〜７１１２ チャネル盤 ７２ 多重化部 ７３ 一次群インタフェース部
Claims (1)
- 【請求項１】 フレーム上に隣接配置された奇数チャ
ネルおよび偶数チャネルのタイムスロットの位置を示す
チャネルパルスと、前記フレームの先頭を示すフレーム
パルスとに同期し、前記奇数チャネルおよび前記偶数チ
ャネルを収容するチャネル盤（１１）を備え、前記フレ
ームを送受してチャネル毎の多重化または分離化の処理
を行う多重伝送装置において、前記チャネル盤（１１）
には、前記フレームパルスと前記チャネルパルスとの時
間差に応じて前記チャネル盤（１１）の実装位置を検出
する実装位置検出手段（１３）と、前記検出された実装
位置に応じて、前記偶数チャネルに隣接した後続チャネ
ルおよび前記奇数チャネルに隣接した先行チャネルのい
ずれか一方を追加して収容する制御手段（１５）とを備
えたことを特徴とする多重化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10746191A JPH04336722A (ja) | 1991-05-13 | 1991-05-13 | 多重化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10746191A JPH04336722A (ja) | 1991-05-13 | 1991-05-13 | 多重化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04336722A true JPH04336722A (ja) | 1992-11-24 |
Family
ID=14459770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10746191A Withdrawn JPH04336722A (ja) | 1991-05-13 | 1991-05-13 | 多重化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04336722A (ja) |
-
1991
- 1991-05-13 JP JP10746191A patent/JPH04336722A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4627046A (en) | Programmable feature card | |
| US4157458A (en) | Circuit for use either as a serial-parallel converter and multiplexer or a parallel-serial converter and demultiplexer in digital transmission systems | |
| US4716561A (en) | Digital transmission including add/drop module | |
| US5398249A (en) | System for providing simultaneous multiple circuit-switched type communications on an ISDN basic rate interface | |
| US4704716A (en) | Method and apparatus for establishing a wideband communication facility through a communication network having narrow bandwidth channels | |
| US5452286A (en) | Digital transmission apparatus for subscribers having switching function from active transmission line to protection transmission line | |
| US4494231A (en) | Time division switching system for circuit mode and packet mode channels | |
| US4644535A (en) | PCM channel multiplexer/demultiplexer | |
| US4885738A (en) | Method of and apparatus for establishing a wideband communication facility through a switched communications network having narrow bandwidth time division multiplexed channels | |
| US4160128A (en) | Digital data transmission system providing multipoint connections | |
| JP3512948B2 (ja) | 通信用測定器 | |
| EP0175631B1 (en) | Integrated digital network | |
| GB2358320A (en) | Time division multiplexer with timeslot interchange unit located between trunk and tributary buses | |
| GB1331547A (en) | Multiplexing and demultiplexing system for telegrphic or data transmission channels | |
| EP0534493B1 (en) | Data transfer system including exchange | |
| US5446731A (en) | Signaling channel data transmitting/receiving circuit of a primary multiplexer | |
| US4905228A (en) | Digital transmission channel framing | |
| JPH0531334B2 (ja) | ||
| US4402078A (en) | Signalling switching system in a time switching network and time switching network incorporating such a system | |
| US4191857A (en) | Digital trunk supervisory decoder multiplexor for ground start or E&M signalling on a common T1 span | |
| JPH04336722A (ja) | 多重化方式 | |
| IE54678B1 (en) | System for the digital transmission of video or picture telephone signals | |
| US5257260A (en) | Expanding switching capability of a time division communication system by multiplexing groups of circuits into successions | |
| GB2213024A (en) | Data transmission system | |
| JPH0523679B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |