JPH04337658A - Lead frame and its manufacture - Google Patents
Lead frame and its manufactureInfo
- Publication number
- JPH04337658A JPH04337658A JP3109192A JP10919291A JPH04337658A JP H04337658 A JPH04337658 A JP H04337658A JP 3109192 A JP3109192 A JP 3109192A JP 10919291 A JP10919291 A JP 10919291A JP H04337658 A JPH04337658 A JP H04337658A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- metal plate
- lead
- semiconductor element
- processing step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】この発明はリードフレームとその
製造方法、特に半導体装置用リードフレーム及びその製
造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame and a method for manufacturing the same, and more particularly to a lead frame for a semiconductor device and a method for manufacturing the same.
【0002】0002
【従来の技術】従来、半導体装置の多くは樹脂封止型が
用いられている。図11は従来例の半導体装置の側断面
図である。図11において、11は半導体素子、12は
半導体素子11を載置するダイパッド、13は金属細線
よりなるボンディングワイヤ、14は金属条よりなるイ
ンナーリード、15は同じく金属条よりなるアウターリ
ード、16はモールド樹脂である。2. Description of the Related Art Conventionally, most semiconductor devices have been of the resin-sealed type. FIG. 11 is a side sectional view of a conventional semiconductor device. In FIG. 11, 11 is a semiconductor element, 12 is a die pad on which the semiconductor element 11 is placed, 13 is a bonding wire made of a thin metal wire, 14 is an inner lead made of a metal strip, 15 is an outer lead also made of a metal strip, and 16 is a bonding wire made of a thin metal wire. It is mold resin.
【0003】半導体素子11と外部との電気信号の伝達
はボンディングワイヤ13とインナーリード14とアウ
ターリード15を介して行われる。ダイパッド12とイ
ンナーリード14とアウターリード15は総称してリー
ドフレームといい、銅合金あるいは鉄合金の板状材料を
、プレスによる打抜きもしくはエッチングによる化学的
溶解によって加工される。Electrical signals are transmitted between the semiconductor element 11 and the outside via bonding wires 13, inner leads 14, and outer leads 15. The die pad 12, inner leads 14, and outer leads 15 are collectively referred to as a lead frame, and are processed from a plate-shaped material of copper alloy or iron alloy by punching with a press or chemically dissolving with etching.
【0004】エッチング加工によるリードフレームの一
般的な製造方法は、前記金属板材表面に、ドライフィル
ム状または液状の感光性樹脂を選択的に硬化もしくは分
解させて所望する耐食膜を設け、エッチング液を吹き付
けて金属板材を溶解し、耐食膜を剥離する工程からなっ
ていた。A general method for manufacturing lead frames by etching is to selectively harden or decompose a dry film or liquid photosensitive resin on the surface of the metal plate to form a desired corrosion-resistant film, and then apply an etching solution. The process consisted of spraying to melt the metal plate material and peeling off the corrosion-resistant film.
【0005】また、半導体装置用リードフレームは、半
導体及びその周辺技術の向上に伴って、電子機器の小型
化・高性能化の要求に応えるために、半導体装置のパッ
ケージの小型化や、高集積化による半導体素子の小型化
と半導体装置のピン数の増加等が年々進んでいる。この
結果、半導体装置に用いられるリードフレームのパター
ンは非常に微細になり、プレス加工では製造が困難なも
のが増えつつある。そこでこのような微細パターンを有
するリードフレームは、プレス加工よりも微細な加工が
可能であるエッチング加工によって製造されているのが
現状であった。[0005] Lead frames for semiconductor devices are also used to reduce the size of semiconductor device packages and to meet the demands for miniaturization and higher performance of electronic equipment as semiconductor and related peripheral technologies improve. The miniaturization of semiconductor elements and the increase in the number of pins of semiconductor devices are progressing year by year. As a result, the patterns of lead frames used in semiconductor devices have become extremely fine, and the number of lead frames that are difficult to manufacture by press processing is increasing. Therefore, lead frames having such fine patterns are currently manufactured by etching processing, which allows finer processing than press processing.
【0006】[0006]
【発明が解決しようとする課題】しかし、近年の半導体
装置の、特にゲートアレイにおける著しい多ピン化によ
り、従来の構造のリードフレームでは対応できないもの
も現れてきた。すなわち、ピン数の増加により、インナ
ーリード14の先端のピッチが狭くなり、加工がきわめ
て困難になった。板厚を薄くすることにより微細加工を
行う方法も採られているが、ピンの強度面で問題があり
、曲がりやすいので実装が難しいという問題点があった
。However, as the number of pins in semiconductor devices in recent years has increased significantly, especially in gate arrays, there have been some cases where lead frames with conventional structures cannot be used. That is, due to the increase in the number of pins, the pitch of the tips of the inner leads 14 became narrower, making processing extremely difficult. A method of fine-machining by thinning the plate thickness has also been adopted, but there are problems with the strength of the pins, and they are difficult to mount because they bend easily.
【0007】そこでこのような多ピンの半導体装置には
主にTAB(TapeAutomated Bondi
ng)方式が用いられているが、TAB方式はTABテ
ープそのものが高価である上、半導体素子の機種による
汎用性に欠け、さらに製造ラインを大幅に変更しなけれ
ばならないので、コスト面で非常に不利であるという問
題点があった。Therefore, such multi-pin semiconductor devices mainly use TAB (Tape Automated Bondi).
ng) method is used, but in the TAB method, the TAB tape itself is expensive, it lacks versatility depending on the semiconductor device model, and furthermore, the manufacturing line must be changed significantly, so it is very expensive in terms of cost. There was a problem that it was disadvantageous.
【0008】この発明は上記のような問題点を解決する
ためになされたもので、従来例の多ピンリードフレーム
と比較して、強度及びパターン密度を飛躍的に向上し、
また非常にピン数の多い半導体装置を従来と同じように
組み立てることを可能とし、かつ、基板への実装も特別
な技術を必要とせず、さらに、ワイヤボンディング方式
を採用しているために1機種のリードフレームで、寸法
や電極の位置の異なる数機種の半導体素子に対応できる
汎用性を有することを目的とする。The present invention was made to solve the above-mentioned problems, and has dramatically improved strength and pattern density compared to conventional multi-pin lead frames.
In addition, it is possible to assemble semiconductor devices with a very large number of pins in the same way as before, and mounting on the board does not require any special technology.Furthermore, since it uses wire bonding method, only one model can be assembled. The purpose of this lead frame is to have the versatility to be compatible with several types of semiconductor devices with different dimensions and electrode positions.
【0009】すなわち、専用の組み立てラインを必要と
し、汎用性を有しないTAB方式と比較して、安価な半
導体装置を得ることを目的とする。That is, the objective is to obtain a semiconductor device that is cheaper than the TAB method, which requires a dedicated assembly line and is not versatile.
【0010】0010
【課題を解決するための手段】このため、この発明の請
求項1においては、半導体素子を搭載するリードフレー
ムであって、前記半導体素子を搭載するダイパッドと、
板厚の厚い金属板からなる第1のリードフレームと、板
厚の薄い金属板からなり、絶縁物を介在して前記第1の
リードフレームに接着し、リードが前記半導体素子の搭
載方向に伸長している第2のリードフレームと、を有し
、かつ前記第1のリードフレームおよび前記ダイパッド
は前記第2のリードフレームを支持して成るリードフレ
ームにより、前記目的を達成しようとするものである。[Means for Solving the Problems] Accordingly, in claim 1 of the present invention, there is provided a lead frame on which a semiconductor element is mounted, a die pad on which the semiconductor element is mounted,
A first lead frame made of a thick metal plate and a thin metal plate are bonded to the first lead frame with an insulator interposed therebetween, and the leads extend in the mounting direction of the semiconductor element. The above object is achieved by a lead frame having a second lead frame, the first lead frame and the die pad supporting the second lead frame. .
【0011】また、この発明の請求項2においては、半
導体素子を搭載するリードフレームとして十分な強度を
有する金属板をプレス加工もしくはエッチング加工をす
る第1加工工程と、前記第1加工工程により製造された
前記リードフレームの片面に絶縁物を介して前記リード
フレームより板厚が薄い金属板を接着する接着工程と、
前記薄い金属板のみをエッチング加工する第2加工工程
と、を有する請求項1記載のリードフレームの製造方法
により、前記目的を達成しようとするものである。According to a second aspect of the present invention, a first processing step of press-working or etching a metal plate having sufficient strength as a lead frame on which a semiconductor element is mounted; an adhesion step of adhering a metal plate thinner than the lead frame to one side of the lead frame through an insulator;
The above object is achieved by a lead frame manufacturing method according to claim 1, further comprising a second processing step of etching only the thin metal plate.
【0012】また、この発明の請求項3においては、半
導体素子を搭載するリードフレームとして十分な強度を
有する金属をプレス加工もしくはエッチング加工する第
1加工工程と、前記第1加工工程により製造されたリー
ドフレームの片面に絶縁性を有する接着剤を塗布し、前
記リードフレームより板厚が薄い金属板を接着する接着
工程と、前記薄い金属板のみをエッチング加工する第2
加工工程と、を有する請求項1記載のリードフレームの
製造方法により、前記目的を達成しようとするものであ
る。[0012] According to a third aspect of the present invention, a first processing step of press-working or etching a metal having sufficient strength as a lead frame on which a semiconductor element is mounted, and a lead frame manufactured by the first processing step. an adhesion step of applying an insulating adhesive to one side of the lead frame and adhering a metal plate thinner than the lead frame; and a second step of etching only the thin metal plate.
The above object is achieved by a lead frame manufacturing method according to claim 1, which comprises a processing step.
【0013】[0013]
【作用】この発明の請求項1におけるリードフレームは
、第1のリードフレームと第2のリードフレーム間に介
在する絶縁物により電気的に絶縁され、また、第1のリ
ードフレームとダイパッドによる支持手段で第2のリー
ドフレームを支持する。[Operation] The lead frame according to claim 1 of the present invention is electrically insulated by the insulator interposed between the first lead frame and the second lead frame, and the support means by the first lead frame and the die pad. supports the second lead frame.
【0014】また、この発明の請求項2におけるリード
フレームの製造方法は、第1加工工程で半導体素子を搭
載するリードフレームとして十分な強度を有する金属板
をプレスもしくはエッチング加工し、接着工程で、前記
リードフレームの片面に絶縁物を介して前記リードフレ
ームより板厚の薄い金属板を接着し、第2加工工程にお
いて前記薄い金属板のみをエッチング加工する。[0014] Furthermore, in the method for manufacturing a lead frame according to claim 2 of the present invention, in the first processing step, a metal plate having sufficient strength as a lead frame on which a semiconductor element is mounted is pressed or etched, and in the bonding step, A metal plate thinner than the lead frame is adhered to one side of the lead frame via an insulator, and in a second processing step, only the thin metal plate is etched.
【0015】また、この発明の請求項3におけるリード
フレームの製造方法は、第1加工工程で半導体素子を搭
載するリードフレームとして十分な強度を有する金属板
をプレスもしくはエッチング加工し、接着工程で前記リ
ードフレームの片面に絶縁性を有する接着剤を塗布し、
前記リードフレームより板厚の薄い金属板を接着し、第
2加工工程で前記薄い金属板のみをエッチング加工する
。Further, in the method for manufacturing a lead frame according to claim 3 of the present invention, in the first processing step, a metal plate having sufficient strength as a lead frame on which a semiconductor element is mounted is pressed or etched, and in the bonding step, the metal plate is pressed or etched. Apply an insulating adhesive to one side of the lead frame,
A metal plate thinner than the lead frame is bonded, and only the thin metal plate is etched in a second processing step.
【0016】[0016]
【実施例】以下この発明の実施例を図面に基づいて説明
する。先ず、この発明の一実施例であるリードフレーム
について、図1ないし図6を用いて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Examples of the present invention will be described below with reference to the drawings. First, a lead frame which is an embodiment of the present invention will be explained using FIGS. 1 to 6.
【0017】図1はこの発明の一実施例におけるリード
フレームの部分拡大図、図2はこの実施例であるリード
フレームの全体を示す平面図、図3はこの実施例のリー
ドフレームにおける半導体素子搭載面の部分拡大斜視図
、図4は図2の裏面の斜視図、図5はこの実施例におけ
るリードフレームを用いた半導体装置の側断面図、図6
はこの実施例におけるリードフレームを用いた半導体装
置の側断面図である。FIG. 1 is a partially enlarged view of a lead frame according to an embodiment of the present invention, FIG. 2 is a plan view showing the entire lead frame according to this embodiment, and FIG. 3 is a diagram showing semiconductor elements mounted on the lead frame according to this embodiment. 4 is a perspective view of the back side of FIG. 2, FIG. 5 is a side sectional view of a semiconductor device using the lead frame in this embodiment, and FIG.
1 is a side sectional view of a semiconductor device using a lead frame in this example.
【0018】図1ないし図6において、1は半導体素子
を搭載するリードフレーム(図1)であり、板厚の異な
る2枚の金属板を絶縁物を介して接着した多層リードフ
レームでボンディング面側の板厚が薄い構成をしている
。In FIGS. 1 to 6, reference numeral 1 denotes a lead frame (FIG. 1) on which a semiconductor element is mounted, and is a multilayer lead frame in which two metal plates of different thickness are bonded together with an insulator interposed therebetween. The plate has a thin structure.
【0019】1aは第1のリードフレームのうちボンデ
ィング面側の板厚の厚いものである(図4)。1bは第
2のリードフレームであり、前記リードフレームのうち
板厚の薄いものである(図3)。この第2のリードフレ
ーム1bは電気的配線のために、半導体素子11の搭載
方向に伸長したリード2bを有し、第1のリードフレー
ム1aのリード2aおよび半導体素子11(図5)を搭
載するダイパッド3で支持されている。Reference numeral 1a designates the first lead frame having a thicker plate on the bonding surface side (FIG. 4). 1b is a second lead frame, which is the thinner of the lead frames (FIG. 3). This second lead frame 1b has leads 2b extending in the mounting direction of the semiconductor element 11 for electrical wiring, and the leads 2a of the first lead frame 1a and the semiconductor element 11 (FIG. 5) are mounted thereon. It is supported by the die pad 3.
【0020】第1のリードフレーム1aのリード2aは
電気的配線には関与せず、第2のリードフレーム1bの
リード2bを支持し、半導体素子11から発生する熱を
外部へ伝える作用をしている。The leads 2a of the first lead frame 1a are not involved in electrical wiring, but support the leads 2b of the second lead frame 1b, and have the function of transmitting heat generated from the semiconductor element 11 to the outside. There is.
【0021】次にこの実施例のリードフレームの2つの
製造方法について図7ないし図10を用いて説明する。
図7はこの実施例の製造工程を示す工程図、図8はイン
ナーリード先端部分を示す拡大図、図9は第1リードフ
レームの部分拡大図、図10は第2加工工程中のリード
フレームの側断面図である。Next, two methods of manufacturing the lead frame of this embodiment will be explained with reference to FIGS. 7 to 10. Fig. 7 is a process diagram showing the manufacturing process of this embodiment, Fig. 8 is an enlarged view showing the tip of the inner lead, Fig. 9 is a partially enlarged view of the first lead frame, and Fig. 10 is a diagram of the lead frame during the second processing step. FIG.
【0022】図7において、71は第1加工工程であり
、半導体素子を搭載するリードフレームとして十分な強
度を有する金属板をプレス加工もしくはエッチング加工
をする工程である。72は接着工程であり、第1工程に
より製造されたリードフレームの片面に絶縁物を介して
前記リードフレームより板厚が薄い金属板を接着する工
程、又は前記リードフレームの片面に絶縁性を有する接
着剤を塗布し、前記リードフレームより板厚が薄い金属
板を接着する工程である。73は第2加工工程であり、
前記薄い金属板のみをエッチング加工する工程である。
以上各工程についての詳細は後述する。In FIG. 7, reference numeral 71 indicates a first processing step, in which a metal plate having sufficient strength as a lead frame on which a semiconductor element is mounted is pressed or etched. 72 is an adhesion step, which is a step of adhering a metal plate thinner than the lead frame to one side of the lead frame manufactured in the first step via an insulator, or having an insulating property on one side of the lead frame. This is a step of applying an adhesive and bonding a metal plate that is thinner than the lead frame. 73 is the second processing step,
This is a step of etching only the thin metal plate. Details of each of the above steps will be described later.
【0023】以下、この製造方法を詳細に説明する。ま
ず外寸10mm×10mm、電極数400個の半導体素
子を搭載することを想定して、VQFP用リードフレー
ム4をエッチング加工により試作した。このリードフレ
ーム4を構成する2枚のリードフレームのうち、板厚の
薄いリードフレーム4bのインナーリード5b先端部分
の拡大図を図8に示す。インナーリード5bの先端はボ
ンディング部分6の面積を確保するため1本おきに長さ
を変えてあり、ボンディング部分6の幅は100μm、
ピッチは200μmであり、インナーリード5bの最小
幅は40μm、最小間隔35μmとした。This manufacturing method will be explained in detail below. First, a VQFP lead frame 4 was prototyped by etching, assuming that a semiconductor element with an outer size of 10 mm x 10 mm and 400 electrodes would be mounted thereon. FIG. 8 shows an enlarged view of the tip portion of the inner lead 5b of the thinner lead frame 4b among the two lead frames constituting the lead frame 4. As shown in FIG. The length of the tips of the inner leads 5b is changed for every other lead in order to secure the area of the bonding portion 6, and the width of the bonding portion 6 is 100 μm.
The pitch was 200 μm, the minimum width of the inner leads 5b was 40 μm, and the minimum interval was 35 μm.
【0024】素材にはSn2%−Ni0.2%−P0.
06%−残部Cuからなる銅合金板材を選び、板厚の厚
い方のリードフレーム4a(図9)用には寸法300m
m×450mm、板厚150μmの定尺材を、リードフ
レーム4b(図8)用には寸法300mm×400mm
、板厚30μmの定尺材を用いた。リードフレーム4は
寸法240mm×60mmであり、上記定尺材に6枚配
置するよう設計した。The material is Sn2%-Ni0.2%-P0.
06% - Select a copper alloy plate material with the balance being Cu, and for the thicker lead frame 4a (Figure 9), the dimension is 300 m.
m x 450 mm, plate thickness 150 μm standard length material, dimensions 300 mm x 400 mm for lead frame 4b (Figure 8)
A regular length material with a plate thickness of 30 μm was used. The lead frame 4 had dimensions of 240 mm x 60 mm, and was designed so that six lead frames were arranged on the above-mentioned regular length material.
【0025】まず、上記の板厚150μmの板材に、液
状の光硬化性樹脂を電着によって被覆し、これをあらか
じめ用意しておいたリードフレーム4aのパターンのガ
ラスマスクにはさみ、両面から紫外線を照射して、耐食
膜とすべき部分を硬化させ、現像を行って所望する形状
の耐食膜を有する試料を得た。続いて当該試料の両面に
塩化第二鉄液を吹き付けてエッチング加工し、耐食膜を
剥離してリードフレーム4aを完成させた。この拡大平
面図を図9に示す。半導体素子を搭載するダイパッド7
の寸法は30mm×30mmとし、半導体素子の搭載部
の外周に幅0.3mmのスリット8を設けた。インナー
リード5aの先端とダイパッド7との距離は150μm
とし、インナーリード5aのピッチは最小300μmと
した。[0025] First, the above-mentioned plate material having a thickness of 150 μm is coated with a liquid photocurable resin by electrodeposition, and this is sandwiched between glass masks having the pattern of the lead frame 4a prepared in advance, and ultraviolet rays are irradiated from both sides. The sample was irradiated to harden the portion to be formed into a corrosion-resistant film, and developed to obtain a sample having a desired shape of a corrosion-resistant film. Subsequently, a ferric chloride solution was sprayed onto both sides of the sample for etching, and the corrosion-resistant film was peeled off to complete the lead frame 4a. This enlarged plan view is shown in FIG. Die pad 7 on which semiconductor elements are mounted
The dimensions were 30 mm x 30 mm, and a slit 8 with a width of 0.3 mm was provided on the outer periphery of the mounting portion of the semiconductor element. The distance between the tip of the inner lead 5a and the die pad 7 is 150 μm
The pitch of the inner leads 5a was set to a minimum of 300 μm.
【0026】このようにして得たリードフレーム4aは
個々に分離せず、支持枠に付けた状態でボンディング面
にポリイミド樹脂シート9を張り付け(図10)、さら
にその上にリードフレーム4b用の銅合金板材を張り付
けた。次に、リードフレーム4aを加工した時と同様に
液状の光硬化性樹脂17を電着によって被覆し、リード
フレーム4bのパターン(ボンディング面側)のガラス
マスク18に設けた位置合わせ用のピン19にリードフ
レーム4aの支持枠に設けた位置合わせ用の穴を嵌合さ
せ、断面が図10のような状態で両面から紫外線20を
照射して、耐食膜とすべき部分を硬化させ、現像を行っ
てボンディング面はリードフレーム4bのパターンであ
り、裏面はベタの耐食膜を有する試料を得た。続いて当
該試料に塩化第二鉄液を吹き付けてエッチング加工し、
耐食膜を剥離してリードフレーム4を完成させた。この
リードフレーム4を測定した結果、寸法誤差は10μm
以内であった。The lead frame 4a obtained in this manner is not separated individually, but is attached to a support frame, and a polyimide resin sheet 9 is pasted on the bonding surface (FIG. 10), and a copper sheet for the lead frame 4b is further placed on top of the polyimide resin sheet 9. Alloy plate material was attached. Next, in the same way as when processing the lead frame 4a, liquid photocurable resin 17 is coated by electrodeposition, and positioning pins 19 are provided on the glass mask 18 of the pattern (bonding surface side) of the lead frame 4b. The holes for positioning provided in the support frame of the lead frame 4a are fitted into the lead frame 4a, and ultraviolet rays 20 are irradiated from both sides with the cross section as shown in FIG. A sample was obtained in which the bonding surface had the pattern of the lead frame 4b and the back surface had a solid corrosion-resistant film. Next, the sample was etched by spraying ferric chloride solution,
The lead frame 4 was completed by peeling off the corrosion-resistant film. As a result of measuring this lead frame 4, the dimensional error was 10 μm.
It was within
【0027】本実施例ではリードフレーム4aとリード
フレーム4bの間に用いる絶縁物としてポリイミド樹脂
シート9を採用したが、絶縁性が保証できれば、液状の
接着剤を両リードフレームの間に用いることも可能であ
る。またリードフレームの素材としては本実施例に用い
た銅合金に限定されず、他の銅合金や鉄合金等、様々な
金属材料を適用できる。ただし、熱膨張係数の違いによ
り歪みや内部応力等の悪影響がある場合も考えられるの
で、厚さの異なる2枚の素材には熱膨張係数の同等のも
のを用いることが好ましい。In this embodiment, a polyimide resin sheet 9 is used as an insulator between the lead frame 4a and the lead frame 4b, but if insulation can be guaranteed, a liquid adhesive may also be used between the lead frames. It is possible. Further, the material of the lead frame is not limited to the copper alloy used in this embodiment, and various metal materials such as other copper alloys and iron alloys can be used. However, since it is possible that the difference in thermal expansion coefficient may have an adverse effect such as distortion or internal stress, it is preferable to use materials with the same thermal expansion coefficient for the two materials having different thicknesses.
【0028】[0028]
【発明の効果】以上説明したように、この発明の請求項
2もしくは請求項3の製造方法により製造された請求項
1のリードフレームは、従来例の多ピンリードフレーム
と比較して、強度及びパターン密度の点で飛躍的に向上
した。また、このリードフレームにより、非常にピン数
の多い半導体装置を従来と同じように組み立てることが
可能であり、かつ基板への実装も特別な技術を必要とし
ない。As explained above, the lead frame of claim 1 manufactured by the manufacturing method of claim 2 or claim 3 of the present invention has higher strength and strength than the conventional multi-pin lead frame. There has been a dramatic improvement in pattern density. Furthermore, this lead frame allows semiconductor devices with a very large number of pins to be assembled in the same manner as before, and mounting on a board does not require any special technology.
【0029】さらに、ワイヤボンディング方式を採用し
ているために1機種のリードフレームで、寸法や電極の
位置の異なる数機種の半導体素子に対応できる汎用性を
有している。すなわち、専用の組み立てラインを新設す
る必要があり、汎用性を有しないTAB方式と比較して
、安価な半導体装置を得ることができる。Furthermore, since the wire bonding method is adopted, one type of lead frame has the versatility to be compatible with several types of semiconductor elements having different sizes and electrode positions. That is, it is necessary to newly establish a dedicated assembly line, and compared to the TAB method which does not have general versatility, it is possible to obtain a cheaper semiconductor device.
【図1】この発明の一実施例におけるリードフレームの
部分拡大図[Fig. 1] A partially enlarged view of a lead frame in an embodiment of the present invention.
【図2】この実施例であるリードフレームの全体を示す
平面図[Fig. 2] A plan view showing the entire lead frame of this example.
【図3】この実施例のリードフレームの半導体素子搭載
面の部分拡大斜視図[Fig. 3] Partially enlarged perspective view of the semiconductor element mounting surface of the lead frame of this example.
【図4】図2の裏面の斜視図[Figure 4] Perspective view of the back side of Figure 2
【図5】この実施例におけるリードフレームを用いた半
導体装置の側断面図[Figure 5] Side sectional view of a semiconductor device using a lead frame in this example
【図6】この実施例におけるリードフレームを用いた半
導体装置の側断面図[Figure 6] Side sectional view of a semiconductor device using a lead frame in this example
【図7】この実施例の製造工程を示す工程図[Figure 7] Process diagram showing the manufacturing process of this example
【図8】イ
ンナーリード先端部分を示す拡大図[Figure 8] Enlarged view showing the tip of the inner lead
【図9】第1リード
フレームの部分拡大図[Figure 9] Partially enlarged view of the first lead frame
【図10】第2加工工程中のリー
ドフレームの側断面図[Figure 10] Side sectional view of the lead frame during the second processing step
【図11】従来例の半導体装置の
側断面図[FIG. 11] Side sectional view of a conventional semiconductor device
1 リードフレーム 1a 第1のリードフレーム 1b 第2のリードフレーム 2a 1aのリード 2b 1bのリード 3 ダイパッド 11 半導体素子 23 絶縁物 71 第1加工工程 72 接着工程 73 第2加工工程 なお、図中同一符号は同一又は相当部分を示す。 1 Lead frame 1a First lead frame 1b Second lead frame 2a 1a lead 2b 1b lead 3 Die pad 11 Semiconductor element 23 Insulator 71 First processing process 72 Adhesion process 73 Second processing process Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (3)
であって、前記半導体素子を搭載するダイパッドと、板
厚の厚い金属板からなる第1のリードフレームと、板厚
の薄い金属板からなり、絶縁物を介在して前記第1のリ
ードフレームに接着し、リードが前記半導体素子の搭載
方向に伸長している第2のリードフレームと、を有し、
かつ前記第1のリードフレームおよび前記ダイパッドは
前記第2のリードフレームを支持して成ることを特徴と
するリードフレーム。1. A lead frame on which a semiconductor element is mounted, the lead frame comprising a die pad on which the semiconductor element is mounted, a first lead frame made of a thick metal plate, and a first lead frame made of a thin metal plate, which are insulated. a second lead frame that is adhered to the first lead frame with an object interposed therebetween, and whose leads extend in the mounting direction of the semiconductor element;
The lead frame is characterized in that the first lead frame and the die pad support the second lead frame.
として十分な強度を有する金属板をプレス加工もしくは
エッチング加工をする第1加工工程と、前記第1加工工
程により製造された前記リードフレームの片面に絶縁物
を介して前記リードフレームより板厚が薄い金属板を接
着する接着工程と、前記薄い金属板のみをエッチング加
工する第2加工工程と、を有することを特徴とする請求
項1記載のリードフレームの製造方法。2. A first processing step of pressing or etching a metal plate having sufficient strength as a lead frame on which a semiconductor element is mounted; and an insulating layer on one side of the lead frame manufactured by the first processing step. The lead frame according to claim 1, further comprising an adhesion step of adhering a metal plate thinner than the lead frame via an object, and a second processing step of etching only the thin metal plate. manufacturing method.
として十分な強度を有する金属をプレス加工もしくはエ
ッチング加工する第1加工工程と、前記第1加工工程に
より製造されたリードフレームの片面に絶縁性を有する
接着剤を塗布し、前記リードフレームより板厚が薄い金
属板を接着する接着工程と、前記薄い金属板のみをエッ
チング加工する第2加工工程と、を有することを特徴と
する請求項1記載のリードフレームの製造方法。3. A first processing step of pressing or etching a metal having sufficient strength as a lead frame on which a semiconductor element is mounted, and a lead frame manufactured by the first processing step having an insulating property on one side. 2. The method according to claim 1, further comprising a bonding step of applying an adhesive and bonding a metal plate thinner than the lead frame, and a second processing step of etching only the thin metal plate. Lead frame manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3109192A JPH04337658A (en) | 1991-05-14 | 1991-05-14 | Lead frame and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3109192A JPH04337658A (en) | 1991-05-14 | 1991-05-14 | Lead frame and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04337658A true JPH04337658A (en) | 1992-11-25 |
Family
ID=14503968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3109192A Pending JPH04337658A (en) | 1991-05-14 | 1991-05-14 | Lead frame and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04337658A (en) |
-
1991
- 1991-05-14 JP JP3109192A patent/JPH04337658A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297464B1 (en) | A resin sealed semiconductor device, a circuit member usedthereto and a method for fabricating a resin sealedsemiconductor device | |
| JPH0642503B2 (en) | High density integrated circuit support and manufacturing method thereof | |
| US5311056A (en) | Semiconductor device having a bi-level leadframe | |
| JPH11233531A (en) | Electronic component mounting structure and mounting method | |
| JP4663172B2 (en) | Manufacturing method of semiconductor device | |
| JP2937111B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH04337658A (en) | Lead frame and its manufacture | |
| JPH0997868A (en) | Lead frame member and manufacturing method thereof | |
| JPH06177315A (en) | Multilayer leadframe | |
| JP2740977B2 (en) | Semiconductor device | |
| JP3103281B2 (en) | Resin-sealed semiconductor device | |
| JP2632762B2 (en) | Method of manufacturing substrate for mounting semiconductor element | |
| JP3706082B2 (en) | Lead frame, method of manufacturing the same, and method of manufacturing semiconductor device using the lead frame | |
| JPH0362542A (en) | Semiconductor device and manufacture thereof | |
| JP2644194B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6152977B2 (en) | ||
| JPH0513655A (en) | Lead frame and manufacturing method thereof | |
| JPS6155247B2 (en) | ||
| JPH04119653A (en) | Integrated circuit element | |
| JPH07249708A (en) | Semiconductor device and its mounting structure | |
| KR100294912B1 (en) | UFPL package and method for manufacturing the same | |
| JP2717728B2 (en) | Lead frame manufacturing method | |
| JP3632719B2 (en) | Lead frame and lead frame manufacturing method | |
| JP2017216365A (en) | Wiring member for multi-row type semiconductor device, and method of manufacturing the same | |
| JP2000138307A (en) | Intermediate products for semiconductor devices |