JPH0434003U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案による電磁遅延線の一実施例の
正面図、第２図は同電磁遅延線の裏面図、第３図
は同電磁遅延線の断面図、第４図は同電磁遅延線
のほかの例の正面図、第５図は従来の電磁遅延線
の要部外観図である。 図中、１，４は接続端子、２はセラミツク基板
、３はストリツプライン・パターン、５はアース
パターンである。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) アルミナまたはセラミツク基板の表面にス
   トリツプライン・パターンを形成すると共に、裏
   面にアースパタンを形成し、接続端子を前記スト
   リツプライン・パターンおよびアースパタンと半
   田にて接続してなる分布定数型電磁遅延線におい
   て、前記基板の下部に複数のコ字状突起部を設け
   、前記ストリツプライン・パターンおよびアース
   パタンを前記コ字状突起部の終端まで延長して、
   接続端子とした電磁遅延線。 (2) 上記基板を下部方向に延長して全体に長く
   し、該基板の下部の両側に切り欠きを入れるよう
   にし、接続端子とした請求項(1)記載の電磁遅延
   線。