JPH04340240A - Ｉｃチップ接続構造の製造方法 - Google Patents

Ｉｃチップ接続構造の製造方法

Info

Publication number
JPH04340240A
JPH04340240A JP3141122A JP14112291A JPH04340240A JP H04340240 A JPH04340240 A JP H04340240A JP 3141122 A JP3141122 A JP 3141122A JP 14112291 A JP14112291 A JP 14112291A JP H04340240 A JPH04340240 A JP H04340240A
Authority
JP
Japan
Prior art keywords
chip
solder
wiring board
terminal
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3141122A
Other languages
English (en)
Inventor
Yukio Yamaguchi
幸雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3141122A priority Critical patent/JPH04340240A/ja
Publication of JPH04340240A publication Critical patent/JPH04340240A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【技術分野】本発明はＩＣチップ接続構造に関し、特に
電子装置に使用される配線基板への電子部品高密度実装
構造に関する。
【０００２】
【従来技術】従来、配線基板とＩＣチップとを接続する
場合、図３（ａ）に示されているように、まずＩＣチッ
プ１上に半田端子１０２　をきのこ状態に形成する。そ
して、同図（ｂ）に示されているように球形状に加熱溶
融後、冷却して形成したリフローされた半田１０３　と
する。
【０００３】次に、同図（ｃ）に示されているように配
線基板４上に設けられた接続端子１０５　に半田１０３
　を重ねて加熱リフローする。以上により、同図（ｄ）
に示されているように半田６で接続される。なお、加熱
リフロー時には、必要に応じてフラックスや窒素雰囲気
を用いる。
【０００４】上述した従来の接続方法では、半田及び接
続端子ピッチが　０．３ｍｍ程度になると位置合せする
ときに横方向への動きを止める機構がないため合せにく
かったり、合せてもその後に動いてしまう場合があると
いう欠点があった。特に、ＩＣチップ上の半田をリフロ
ーして球形状にした場合、すべりやすいという欠点があ
った。
【０００５】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的は位置ズレなく接
続することのできるＩＣチップ接続構造を提供すること
である。
【０００６】
【発明の構成】本発明によるＩＣチップ接続構造は、接
続端子を有する配線基板と、半田端子を有するＩＣチッ
プとを含み、前記半田端子を溶融して前記配線基板と前
記ＩＣチップとを接続するＩＣチップ接続構造であって
、前記接続端子及び前記半田端子の一方を凸形状とし、
他方をこれと嵌合する凹形状としたことを特徴とする。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明によるＩＣチップ接続構造の第１の実
施例の実装工程断面図である。
【０００８】まず、同図（ａ）に示されているように、
ＩＣチップ１には、中央部に突起を有する半田端子２を
設けておく。次に同図（ｂ）に示されているように、中
央部にくぼみを有する接続端子５を予め設けた配線基板
４を用意する。そしてＩＣチップ１の半田端子の突起と
配線基板４の接続端子５のくぼみとを重ねると、両者が
嵌合され同図（ｃ）に示されているようになる。この嵌
合構造により、位置合せの確認が可能であり、かつ、位
置合せ後にすべってズレることがない。
【０００９】この嵌合状態において、最後に半田溶融リ
フローを行えば、同図（ｄ）に示されているようにＩＣ
チップ１と配線基板４とが接続される。
【００１０】ここで、ＩＣチップ１の中央部に突起を有
する半田端子２の製造方法としては、例えば次のような
ものがある。すなわち、フォトレジストを用いて第１段
の突起に対応する部分に窓をあけ、そこに半田メッキを
行って第１の突起を形成する。次に再びフォトレジスト
を用いて第１の突起の中央部に窓をあけ、そこに選択的
に半田メッキを行い、中央部に突起を形成する。
【００１１】また、他の形成方法としては、はじめに、
中央突起に相当する高さの半田端子をメッキで形成し、
次にレジストを中央部に形成し、イオンビームエッチン
グで突起周辺部の半田のみをエッチングする。こうすれ
ば、中央部に突起のある半田端子が形成できる。
【００１２】なお、半田突起の直径は、下段が１５０　
μｍφ、中央の突起である上段が７５μｍφとすれば良
い。 また、半田突起の高さは下段が５０μｍ、上段が８０μ
ｍとすれば良い。
【００１３】配線基板４上の接続端子５も同様に選択メ
ッキ法若しくはイオンビームエッチングによる選択エッ
チング法によって当業者が容易に形成できる。
【００１４】一方、図２は本発明によるＩＣチップ接続
構造の第２の実施例の実装工程断面図である。
【００１５】本例では、まず同図（ａ）に示されている
ように、ＩＣチップ１には、中央部にくぼみを有するリ
ング状の半田端子１２を設けておく。次に、同図（ｂ）
に示されているように、中央部に突起を有する接続端子
１５を予め設けた配線基板４を用意する。そして、ＩＣ
チップ１の半田端子１２のくぼみと接続端子１５の突起
とを重ねると、両者が嵌合され同図（ｃ）に示されてい
るようになる。この嵌合構造により、上述した第１の実
施例と同様に位置合せの確認が可能であり、位置合せ後
にズレることがない。
【００１６】この嵌合状態において、最後に半田溶融リ
フローを行えば、同図（ｄ）に示されているようにＩＣ
チップ１と配線基板４とが接続される。
【００１７】つまり、ＩＣチップ及び配線基板のいずれ
か一方に凸形状の端子を設け、他方に凹形状の端子を設
ければ良いのである。
【００１８】
【発明の効果】以上説明したように本発明は、ＩＣチッ
プ及び配線基板の接合端子を嵌合する構造にしたので、
位置合せの確認ができ、位置合せ後にズレないという効
果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるＩＣチップ接続構
造の実装工程断面図である。
【図２】本発明の第２の実施例によるＩＣチップ接続構
造の実装工程断面図である。
【図３】従来のＩＣチップ接続方式の工程断面図である
。
【符号の説明】
１　　ＩＣチップ ２，１２　　半田端子 ４　　配線基板 ５，１５　　接続端子

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　接続端子を有する配線基板と、半田端
    子を有するＩＣチップとを含み、前記半田端子を溶融し
    て前記配線基板と前記ＩＣチップとを接続するＩＣチッ
    プ接続構造であって、前記接続端子及び前記半田端子の
    一方を凸形状とし、他方をこれと嵌合する凹形状とした
    ことを特徴とするＩＣチップ接続構造。
JP3141122A 1991-05-16 1991-05-16 Ｉｃチップ接続構造の製造方法 Pending JPH04340240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3141122A JPH04340240A (ja) 1991-05-16 1991-05-16 Ｉｃチップ接続構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3141122A JPH04340240A (ja) 1991-05-16 1991-05-16 Ｉｃチップ接続構造の製造方法

Publications (1)

Publication Number Publication Date
JPH04340240A true JPH04340240A (ja) 1992-11-26

Family

ID=15284673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3141122A Pending JPH04340240A (ja) 1991-05-16 1991-05-16 Ｉｃチップ接続構造の製造方法

Country Status (1)

Country Link
JP (1) JPH04340240A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330360A (ja) * 1995-05-31 1996-12-13 Nec Corp 半導体装置及びその製造方法
JP2005101614A (ja) * 2003-09-23 2005-04-14 Samsung Electronics Co Ltd 改善されたソルダバンプ及び改善されたソルダバンプ構造の形成方法
JP2008091692A (ja) * 2006-10-03 2008-04-17 Alps Electric Co Ltd 半導体回路モジュールの製造方法
JP2008130992A (ja) * 2006-11-24 2008-06-05 Fujitsu Ltd 実装構造体とその製造方法および半導体装置とその製造方法
US7405478B2 (en) 2004-11-26 2008-07-29 Denso Corporation Substrate package structure and packaging method thereof
JP2014239131A (ja) * 2013-06-07 2014-12-18 日本電信電話株式会社 接合構造およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62279645A (ja) * 1986-05-28 1987-12-04 Hitachi Ltd はんだ接続方法
JPS63272044A (ja) * 1987-04-30 1988-11-09 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS63305523A (ja) * 1987-06-05 1988-12-13 Fuji Electric Co Ltd 半導体素子の製造方法
JPS6489345A (en) * 1987-09-29 1989-04-03 Fujitsu Ltd Metal bump and manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62279645A (ja) * 1986-05-28 1987-12-04 Hitachi Ltd はんだ接続方法
JPS63272044A (ja) * 1987-04-30 1988-11-09 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS63305523A (ja) * 1987-06-05 1988-12-13 Fuji Electric Co Ltd 半導体素子の製造方法
JPS6489345A (en) * 1987-09-29 1989-04-03 Fujitsu Ltd Metal bump and manufacture thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330360A (ja) * 1995-05-31 1996-12-13 Nec Corp 半導体装置及びその製造方法
JP2005101614A (ja) * 2003-09-23 2005-04-14 Samsung Electronics Co Ltd 改善されたソルダバンプ及び改善されたソルダバンプ構造の形成方法
US7405478B2 (en) 2004-11-26 2008-07-29 Denso Corporation Substrate package structure and packaging method thereof
JP2008091692A (ja) * 2006-10-03 2008-04-17 Alps Electric Co Ltd 半導体回路モジュールの製造方法
JP2008130992A (ja) * 2006-11-24 2008-06-05 Fujitsu Ltd 実装構造体とその製造方法および半導体装置とその製造方法
JP2014239131A (ja) * 2013-06-07 2014-12-18 日本電信電話株式会社 接合構造およびその製造方法

Similar Documents

Publication Publication Date Title
US4565314A (en) Registration and assembly of integrated circuit packages
US5661831A (en) Optical module having self-aligned optical element and optical wave-guide by means of bumps on rectangular pads and method of assembling thereof
JPH04340240A (ja) Ｉｃチップ接続構造の製造方法
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JPH0722044Y2 (ja) 半田接合構造
JPH11163044A (ja) プリント配線板および電子部品実装方法
JP2932840B2 (ja) 半導体素子のボンディング方法
JP3498458B2 (ja) 混成集積回路装置
JP2555720B2 (ja) 半田バンプ部品の実装方法
JPH05144815A (ja) バンプを有する電子部品搭載用基板
JPH10335795A (ja) プリント基板
JP2001284782A (ja) はんだ接合方法、はんだ接合構造、及びその接合層の製造方法
JPH11121896A (ja) 回路配線基板及びその製造方法
JPS62279645A (ja) はんだ接続方法
US6441477B2 (en) Substrate mounting an integrated circuit package with a deformed lead
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JP2005197406A (ja) Ｂｇａ型ｉｃパッケージの取付構造
JP3149727B2 (ja) Ｐｂｇａパッケージ及びｐｂｇａパッケージ実装用基板
JPH04162587A (ja) 電子部品の半田付け方法
JPS58121654A (ja) パツケ−ジｉｃ
JP3252253B2 (ja) 表面実装型コネクタ
JPH04196332A (ja) 電子回路装置
JP2002076528A (ja) プリント配線基板及びプリント配線基板作成方法
JP2906130B2 (ja) 回路構成要素の接続構成体
JPS61115343A (ja) 半導体集積回路