JPH08330360A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08330360A
JPH08330360A JP7133698A JP13369895A JPH08330360A JP H08330360 A JPH08330360 A JP H08330360A JP 7133698 A JP7133698 A JP 7133698A JP 13369895 A JP13369895 A JP 13369895A JP H08330360 A JPH08330360 A JP H08330360A
Authority
JP
Japan
Prior art keywords
pads
pad
semiconductor device
semiconductor chip
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7133698A
Other languages
English (en)
Inventor
Tomomitsu Satake
知光 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7133698A priority Critical patent/JPH08330360A/ja
Publication of JPH08330360A publication Critical patent/JPH08330360A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07221—Aligning
    • H10W72/07227—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/227—Multiple bumps having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/237—Multiple bump connectors having different shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】配線基板上にフェイスダウンボンディングして
装着する半導体装置のパッド構造において、位置合せを
精度良く接合でき、信頼性の高い装着方法を提供するこ
と。 【構成】半導体チップ１のパッド２，７を、配線基板５
面上に形成されている基板の電極６に位置合せして接合
するフェイスダウンボンディングにおいて、前記パッド
７が凸部４を有し、凸部４が、前記配線基板５の電極６
に固着する構成とし、接合時における凹部４形状による
位置精度の向上と、凹凸組合せによる接合の確実性とを
兼ね合せる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特に半導体チップがフェイスダウンボンデ
ィングされる配線基板の電極構造や前記半導体チップの
バンプ構造、及びこれらの電極，バンプの製造方法に関
する。
【０００２】
【従来の技術】配線基板の表面にフェイスダウンボンデ
ィングされる半導体チップの主表面上には、１００μｍ
乃至２００μｍ幅の突起電極即ちバンプが所定の間隔を
おいてマトリックス上又は方形上に多数配列されてい
る。このようなバンプは、半導体チップ内に形成された
回路機能の配線と電気的及び機械的に接続されている。
半導体チップ上の各バンプと対向する位置の配線基板上
には、それぞれ電極が形成されている。配線基板は、例
えばセラミック等の絶縁性の基板内に多層の導体パター
ンが形成され、層間配線はコンタクトホールを介して電
気的に接続されている。配線基板の表面にマトリックス
上あるいは方形上に配列された電極もコンタクトホール
を通して、各層に設けてある導体パターンと適宜接続さ
れている。
【０００３】配線基板の外端には直接もしくは間接的に
外部リードが形成され、それぞれ内部の前記導体パター
ンと電気的に接続されている。半導体チップへの電源電
圧，入力信号電圧の印加と、半導体チップからの出力信
号電圧の出力とは、前記バンプ，電極，導体パターン，
外部リードを通して、行われる。
【０００４】ここで、通常１００箇所を越えるバンプと
電極との電気的及び機械的接続をすべて良好に行うこと
が必要不可欠であり、信頼性上極めて重要な製造上の課
題となっている。
【０００５】例えばこの種の半導体チップを示す特公平
６−２６２２７号公報の従来技術を参照すると、図４
（Ａ），（Ｂ）に示すように、半導体チップ３１０の表
面に、マトリックス上に半円形のパッド３２，３３が形
成され、これと対向した基板３１の表面にそれぞれ電極
即ちパッド３４が配列されている。このパッド３，４
は、いずれも共通したサイズで一様に形成されている。
【０００６】このような構造では、パッド３２，３４の
相対的位置合わせ精度が所定値内に入ってない場合にセ
ルフアライメント（自己整合）効果を期待することがで
きず、このためにパッド３２，３４の両者が点接触ある
いは線接触状態となって、接触抵抗が増加し、また接着
強度も減少して、品質の低下を招いていると記載されて
いる。
【０００７】このような問題点を解決するため、同例の
発明として記載されている図５（Ａ），（Ｂ）を参照す
ると、マトリックス上に配列されているチップ３６面の
四隅のパッド３５と基板３９面上の四隅のパッド３８と
を、それぞれ他のパッド３７よりも１．５倍乃至２．５
倍程度大きな径で形成した構造が示され、これによりセ
ルフアライメント効果が有効に作用する旨の記載がされ
ている。
【０００８】この他の半導体素子の実装方法を示す特開
平４−１８４９５１号公報に記載された図６を参照する
と、凸設して形成したバンプ４４を有する複数の半導体
素子４３と配線基板４１とを相互に電極を位置合わせし
て押し付け、加熱することにより前記複数の半導体素子
４３を前記基板４１に実装する方法において、予め前記
複数の半導体素子４３の前記バンプ４４を形成した表面
と反対側の裏面に放熱フィン４０を位置決めして接着す
ると共に前記半導体素子４３と前記放熱フィン４０との
接着に使用される半田として前記バンプ４４よりも融点
の低い低融点半田４２を使用し、更に前記配線基板４１
の電極４５を凹状に加工する方法が記載されている。
【０００９】この方法によれば、加熱時半田パンブ４４
が溶融する前に低融点半田４２が溶融するので、半田バ
ンプ４４に働く、凹状電極４５の中心に移動させようと
する応力により、半導体素子４３は放熱フィン４０上を
滑るようにして正確な位置に移動できる旨の記載があ
る。
【００１０】
【発明が解決しようとする課題】しかしながら、この種
の従来技術には、次のような問題点がある。まず図４に
示した従来技術においては、同公報に記載されている通
り、パッド３２，３４の相対位置合わせを高精度に行な
わない限り、自己整合性を確保できないという問題があ
る他に、角部における４個のパッド３３のうち少なくと
も一つの接触抵抗が高くなる事故が発生することが明ら
かになった。
【００１１】この原因としては、パッド３３の半田が溶
融する過渡時の微小時間差等によって半導体チップ３０
の角部に応力が加わり、このため角部のパッド３３が浮
き上がるためか、または半導体チップ３０や基板３１等
の微小の反りによるためか、あるいは双方の相乗作用に
基くもの等が考えられる。逆に、角部のパッド３３の少
なくとも一つに、あたかも集中応力が加わったかの如
く、扁平状となる事故があり、中には脱落した球状半田
残渣が認められることもある。
【００１２】また、外観上は良好に見えるが、角部のパ
ッド３３の接着力が、中央部分のパッド３２と比較し
て、低下していることも明らかになった。この減少は、
溶融した半田が硬化するまでの過渡期に、この半田にス
トレスが加わった時に生じる一般的な接着力低下減少に
類似したものであった。
【００１３】また図５に示す技術では、１．５乃至２．
５倍の角部のパッド３５があるため、このパッド３５に
よる自己整合力が支配的となり、この外の中央部分等の
パッド３７の自己整合力が無力状態となり、かえってパ
ッド３７の点接触を促進させてしまうことが明らかにな
った。これは、チップ３６と基板３９とのパッド３７，
３８の配列の相対寸法精度が低い場合に、顕著に発生す
ることが判明した。
【００１４】さらに図６に示す従来技術では、絶縁性の
配線基板４１がセラミック材等の場合には表面に凹部を
形成することが難しく、特に１００μｍ平方の微細な凹
部群を高い精度で製造することは困難である。さらに、
同例ではバンプ４４の半田を製造中に溶融することにな
るが、このような溶融をした状態では、半導体素子４３
を凹状電極４５の中心方向に移動させようとする応力が
もはや生じなくなっているばかりでなく、バンプ４４が
電極４５の凹部に嵌頓した場合に、素子４３の主表面と
電極４５の端部４６とが直接接触した状態になるため、
短絡等の心配がある。これを防止するため、電極４５の
端部４６を除去した場合には、半田バンプ４４と電極４
５とが電気的に接続されないという新たな心配が生じ
る。
【００１５】このような諸問題点等に鑑み、本発明では
次の課題を掲げる。（１）半導体チップのバンプと基板
の電極との電気的接続は、低抵抗値となるようにすると
共に、機械的接続力が強固になるようにすること。
（２）半導体チップの角部のバンプは、この他のバンプ
と共通した電気的及び機械的接続が得られるようにする
こと。（３）半導体チップの角部のバンプに、接続時集
中応力が加わらないようにすること。（４）基板の電極
が半導体チップのバンプ以外の表面に接触して、短絡等
を生じないようにすること。（５）半導体チップの角部
のバンプが点接触しないようにすること。（６）半導体
チップバンプ，及び基板の電極の平面形状を、極力小さ
い寸法に留め、角部の同形状も所定値以下に留めるよう
にし、高密度の半導体チップで多数の接続箇所が得られ
るようにすること。（７）半導体チップのバンプは、共
通した寸法の半田粒子を用意して接着するようにし、こ
の工程を複雑なものとしないようにすること。（８）基
板の電極は、容易に製造できるようにし、別途工程を追
加しなくても済むようにすること。（９）半田溶融時の
自己整合力が特定のパッドに大きく加わらないように、
一様に加わるようにすること。（１０）フェイスダウン
ボンディングによる半導体装置が、高い集積度で供給で
きるようにすること。
【００１６】
【課題を解決するための手段】本発明の第１の構成は、
半導体チップの方形の表面に所定の間隔をおいて多数の
パッドを配列し、前記パッドの各々に固着する突起電極
を表面に備える配線基板を設けた半導体装置において、
前記多数のパッドのうち前記方形の表面の角部に位置す
るパッドの固着面に凹部が形成されていることを特徴と
する。
【００１７】特に前記方形の表面の角部に位置するパッ
ドの凹部が、少なくとも二層の金属からなることを特徴
とする。
【００１８】また特に前記突起電極が、半田材料又は高
融点金属からなることを特徴とする。
【００１９】本発明の第２の構成は、半導体チップの方
形の表面に所定の間隔をおいて多数のパッドを配列し、
前記パッドの各々に固着する突起電極を表面に備える配
線基盤を設けた半導体装置において、前記突起電極のう
ち、前記方形の表面の角部に位置するパッドに固着した
突起電極の固着面に凹部が形成されていることを特徴と
する。
【００２０】特に前記パッドが、半田材料からなること
を特徴とする。
【００２１】また特に前記方形の表面の角部に位置する
パッドに固着する突起電極の凹部は、少なくとも二層の
金属からなることを特徴とする。
【００２２】本発明の第３の構成は、半導体チップの方
形の表面に所定の間隔をおいて多数のパッドを配列し、
配線基板の表面に前記パッドの各々に対向した突起電極
を形成し、前記半導体チップと前記配線基板とをフェイ
スダウンボンディングする半導体装置の製造方法におい
て、前記突起電極のうち、前記方形の表面の角部に位置
するパッドに対向した突起電極の固着面にあらかじめ凹
部を形成し、この凹部内に半田粒を形成させた後、フェ
イスダウンボンディングすることを特徴とする。
【００２３】本発明の第４の構成は、半導体チップの方
形の表面に所定の間隔をおいて多数のパッドを配列し、
配線基板の表面に、前記パッドの各々に対向した突起電
極を形成し、前記パッドと前記突起電極とを撮像手段で
位置合わせを行った後に、これら双方を固着する半導体
装置の製造方法において、前記パッドのうち前記方形の
表面の角部に位置するパッドあるいはこのパッドに対向
する突起電極にあらかじめ凹部を形成しておき、この凹
部のある突起電極を前記位置合わせの基準とすることを
特徴とする。
【００２４】
【実施例】本発明の第１の実施例の半導体装置を示す図
１（ａ），（ｂ）の平面図、断面図を参照すると、この
実施例は、半導体チップ１が配線基板５にフェイスダウ
ンボンディングされる。
【００２５】この実施例の半導体チップ１の表面には、
方形の外形に沿って方形状にパッド２，７が配列されて
いる。方形の対角線状あるいは角部には、それぞれ凹部
４を有するパッド７が形成される。この他の四辺にはそ
れぞれ３個のパッド２が図示されているが、実際にはこ
れより多く、数十個配列されており、１００個を超える
場合もある。
【００２６】また図示では、方形の各辺に一列にパッド
が配列されているが、この外に複数列に配列されていて
もよく、あるいはマトリックス状に一面にパッドが配列
されていてもよい。
【００２７】パッド２の寸法は１００ミクロン角で、厚
さは４．２乃至６．３ミクロンであり、パッド７の寸法
は１２０ミクロン角で、厚さは上記３．２乃至６．３ミ
クロンである。パッド７の凹部４は１００ミクロン角
で、その深さは３乃至６ミクロンである。パッド２同士
の離間寸法、パッド２，７の離間寸法は１２０ミクロン
である。尚、半導体チップ１の厚さは、０．６ｍｍや
０．８ｍｍ等が使用されるが、０．３ｍｍ以上が好まし
い。
【００２８】上述したパッド２．７のそれぞれに対向し
て、配線基板５の主表面に突起電極６が形成される。こ
の電極６は、半球状または最高部が平坦となった半球状
あるいは台形状の断面を呈し、半球状の場合は半径５０
ミクロン程度であり、他の形状寸法もこれに準じてお
り、各箇に共通した寸法と形状を有している。この電極
６は、所定温度で溶融する半田材からなる。
【００２９】パッド２，７から半導体チップ１への配
線，電極６から配線基板５内への配線は、上述した従来
技術と共通しており、図示を省略する。
【００３０】半導体チップ１のパッド２，７と配線基板
５の電極６とを固着するための接合に際して、撮像手段
例えば２台のＴＶカメラを備えた位置決め装置等が利用
し得る。そのうち１台のＴＶカメラでは配線基板５上の
電極６をモニターしておき、真空チャックで半導体チッ
プ１の裏面を吸着し、反射鏡を用いて他のＴＶカメラで
チップ１のパッド２，７を捕らえ、これら双方の画像を
正確に重ね合わせる。この後に、接合工程に移る。
【００３１】接合工程では、配線基板５を例えば半田の
溶融付近まで予備加熱しておき、これにチップ１を重ね
合わせて仮りつけし、さらに電極６の融点以上の温度で
リフローした後、自然冷却又は強制空冷により、半田を
硬化させる。
【００３２】この際、半田球から形成された電極６は、
共通寸法の半田球を用意するだけで済むため、電極形成
工程が複雑となることがない。
【００３３】またパッド７の方形寸法は、パッド２と比
較して２０％程度台となっているだけであるから、表面
上のスペースに余裕がなくなるということがない。
【００３４】パッド７は凹部４が形成されているため、
この凹部４の深さ寸法だけ電極６と離間した状態となっ
ている。このため、パッド７と接合する部分の溶融半田
が、他のパッド２に比較して、支配的な自己整合力を有
していない点が、極めて重要である。この結果、多数の
パッド２に一様に溶融半田の自己整合力が作用すること
になり、電気的及び機械的な良好な接続が得られる。こ
のようなパッド７の部分の自己整合力は、他のパッド２
の部分の自己整合力にむしろ従属するような状態で接合
される。
【００３５】ここで、位置合わせ精度が良くない場合に
は、方形寸法の大きいパッド７の縁の凸部分が電極６に
最も接近しており、これがためこの場合にはパッド７の
部分の自己整合力が、他のパッド２よりも大となり、所
定値以上のズレを補正する作用が強くなる。この作用に
より、所定値以内に補正されれば、この部分の自己整合
力が低下し、上述したように逆にパッド２の部分に従属
するようになる。
【００３６】電極６に比較して、パッド７の寸法が大き
くなっているため、パッド７が点接触するようなことが
なく、余分の半田の吸収能力もあるため、半導体チップ
１の表面にある程度の反りがあっても余分の半田が流出
してしまう心配がない。
【００３７】また、パッド２，７は、いずれも半導体チ
ップ１の表面から突起しているため、この表面が配線基
板５の表面と直接接触することがなく、このため短絡事
故等の心配がない。
【００３８】上述したように、角部のパッド７の部分の
自己整合力が弱いため、半田硬化後にこの部分に集中応
力が発生することもない。
【００３９】尚、上述した各部の寸法は第１の実施例と
して示したが、これに限定されるものではなく、寸法数
値は適宜変更し得る。例えば、パッド７の凹部４の平面
形状やパッド２の平面形状は８０乃至１００ミクロン平
方，パッド７の平面形状は９５乃至１２０ミクロン平
方，パッド２間及びパッド７，２間の離間寸法は８０乃
至１５０ミクロンであってよい。パッド２，パッド７，
凹部４は正方形に限定されるものではなく、長方形ある
いは円形平面であってもよい。
【００４０】また、電極６の周囲の配線基板５の表面
は、半田となじまない性質の絶縁膜が形成されていても
よい。
【００４１】尚、半導体チップ１と配線基板５とが、上
述したように固着された後、又はユーザ・サイドで、半
導体チップ１の上面に放熱フィンが固着される場合があ
るが、その必要性がない場合は放熱フィンは用いられな
い。固着される場合には、電極６の半田よりも低温の溶
融半田が用いられる。
【００４２】電極６は半田粒を用いているが、この下地
金属として、例えばＣｒ−Ｃｕの二層を形成する方が接
着性の点で優れている。
【００４３】次に、図１で示した半導体チップ１のパッ
ド２，７の形成寸法を工程順に示す図２（ａ），
（ｂ），（ｃ）を参照すると、まず（ａ）において、す
でに内部に所望の半導体領域（図示せず）が形成された
半導体基板１３が用意され、従来のホトリソグラフィと
金属蒸着技術を用いて、パッドが形成される。
【００４４】即ち、半導体基板１３表面上の絶縁膜８上
に、チタン膜９を下層とし、銅膜１０を上層としたパッ
ド２，７の下地を形成する。この場合、チタン膜９の膜
厚は３００乃至５００オングストローム，銅膜１０の膜
厚は０．２乃至０．３ミクロン程度が好ましい。パッド
２，７の下地金属は、半導体基板１３内の半導体領域，
配線領域と電気的に接続されているが、図示していな
い。
【００４５】次に、パッド７の凹部４等をレプリカ法で
形成する。即ち（ｂ）に示すように、パッド２の下地金
属及び凹部下を除くパッド７の下地金属以外の、半導体
基板１３の表面上に、ホトレジスト膜１１をパターン形
成して、電子ビーム蒸着法で銅層１２を所望のパッド厚
となる膜厚例えば３乃至６ミクロン程度付着させる。
【００４６】次に（ｃ）に示すように、剥離液にてホト
レジスト膜１１を除去すると同時に、ホトレジスト膜１
１上の銅層１２をリフトオフすることにより、通常のパ
ッド２と凹部４を有するパッド７とが形成される。この
ようにして得られた半導体基板１３は、単位素子毎に分
割され、図１の半導体チップ１が完成する。
【００４７】一方配線基板５の表面のパッドとなる電極
６は、公知の技術により、まず半田粒を吸収した後、配
線基板５の表面に、一度に圧着される。
【００４８】半導体チップ１と配線基板５とのフェイス
ダウンボンディングによる接合は、公知の半田リフロー
技術が利用できる。この接合に当っての位置決め作業
は、パッド２，７と電極６とをそれぞれＴＶカメラによ
って映し出し、公知の画像の重ね合わせ技術によって行
われる。このＴＶカメラによる画像位置合わせに於い
て、凹部４を有するパッド７の形状は、この凹部４の存
在によって明瞭に他のパッド２と異なることが分かり、
従って位置合わせ対象となるパッド７を外のパッドと間
違えることがなく、パターン位置決めを容易に行うこと
ができる。
【００４９】尚、この実施例に示した半導体チップ１の
パッド２，７の形成にあたり、下地金属としてチタン
（Ｔｉ）と銅（Ｃｕ）との組合わせを用いたが、これに
限定されるものではなく、他の高融点金属例えば、Ｔｉ
ＮとＣｕ，ＣｒとＣｕ，ＭｏがとＣｕがそれぞれ利用で
き、ここでＣｕの代りにＡｕ等を用いてもよい。
【００５０】また、その形成に当たり、金属の電子ビー
ム蒸着法による堆積後、ホトリソグラフィ技術でパッド
のパターンニングする方法を示したが、これに限定され
るものではなく、この外にレプリカ法あるいはパッドパ
ターンマスクを介在した直接堆積法を用いてもよく、こ
の場合はエッチングの困難な金属に対しては、より有効
的である。
【００５１】上述した実施例では、電極６として、半田
粒を用いた凸状パッドを形成したが、この外に高融点金
属を用いても形成することができる。
【００５２】この場合にあっても、半導体チップ１のパ
ッド２，７の形成と同様に、二層の金属の積層により形
成することが好ましい。下層にあたる金属は、この下地
となっている絶縁膜との密着性を確保する働きとして、
必要である。金属堆積法としては、上述した電子ビーム
蒸着法のみならず、この他にスパッタ法やプラズマＣＶ
Ｄ法等を用いてもよく、また凸状パッド即ち電極６の大
きさは、半導体チップ１側に設定したパッド７と対向す
るパッドに対して、その凹部４に合致させるパターンニ
ングが必要であるが、これはパッドのマスクパターンと
して、あらかじめ設計しておくことで、対処することが
できる。この場合のフェイスダウンボンディングにおけ
る接合技術は、熱圧着法となるが、この時の位置合わせ
に関しても、上述した凹部４の諸効果に準じた高い信頼
性が得られる。
【００５３】本発明の第２の実施例を示す図３の断面図
を参照すると、この実施例は、半導体チップ２０の表面
のパッド２及び配線基板２１の表面の電極２５，２６以
外は、上述した第１の実施例と共通するため、共通した
構造，製造方法及び効果については説明を省く。
【００５４】この実施例は、共通した形状のパッド２が
半導体チップ２０のがわに固着され、電極２５と凹部を
有する電極２６が配線基板２１のがわに固着されてい
る。即ち、第１の実施例と比較して、この実施例は半導
体チップと配線基板とが入れ代った構造を呈し、パッド
２，電極２５，２６の形成方法や位置合わせ方法も、上
述した第１の実施例と共通する。
【００５５】この第２の実施例の変形例として、半導体
チップ２０のパッド２を半田粒２７で凸状に形成した場
合、リフロー工程での接合で半田同士によるセルフアラ
イメント効果を生かすため、配線基板２１の電極２６の
凹部に、半田粒２７を付着させておくことは、より好ま
しい。
【００５６】この半田粒２７を付着させるには、付着さ
せない部分をホトレジスト等で覆い、公知のホトリソグ
ラフィ技術で容易にできる。この半田粒１３の付着量
は、電極２６の凹部形状が保てる程度に留め、付着させ
た後はホトレジストを除去するだけで、所望の電極２６
が得られる。
【００５７】
【発明の効果】以上説明したように、本発明によれば、
半導体チップあるいは配線基板に形成するパッド，電極
の形状を、凹凸相対させたものとし、その組合せによっ
て接合させることから、フェイスダウンボンディングの
位置合わせ上の正確性が向上し、接合面の電気的接触は
確実となって高信頼性を約束することができ、またフェ
イスダウンボンディングにおける位置合わせは、凹部の
存在によってパターンの検出が正確かつ容易となって位
置精度が確実・迅速に得られることからも、接合面の高
信頼性が確保され維持でき、とりわけ高集積度ＬＳＩの
装着に対しても接合法に依存せず高い位置合わせ精度を
実現させることができる等の効果が得られ、上述した
（１）乃至（１０）の各課題が達成される。
【図面の簡単な説明】
【図１】（ａ），（ｂ）は本発明の第１の実施例の半導
体装置を示すそれぞれ平面図，固着前の断面図である。
【図２】（ａ），（ｂ），（ｃ）は、第１の実施例の配
線基板の製造方法を工程順に示す断面図である。
【図３】本発明の第２の実施例の固着前の半導体装置を
示す断面図である。
【図４】（Ａ），（Ｂ）は第１の従来技術の半導体装置
を示すそれぞれ平面図，断面図である。
【図５】（Ａ），（Ｂ）は第２の従来技術を示すそれぞ
れ平面図，断面図である。
【図６】第３の従来技術を示す断面図である。
【符号の説明】
１，２０，３０，３６ 半導体チップ ２，７，３２，３３，３５，３７ パッド ４ 凹部 ５，２１，３１，３９，４１ 配線基板 ６，２５，２６ 突起電極 ８ 絶縁膜 ９，２２ チタン膜 １０，２３ 銅膜 １１ ホトレジスト膜 １２，２４ 銅層 １３ 半導体基板 ２７ 半田粒 ３４，３８ 基板のパッド ４０ 放熱フィン ４２ 低融点半田 ４３ 半導体素子 ４４ 半田バンプ ４５ 凹状電極 ４６ 端部

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの方形の表面に所定の間隔
    をおいて多数のパッドを配列し、前記パッドの各々に固
    着する突起電極を表面に備える配線基板を設けた半導体
    装置において、前記多数のパッドのうち前記方形の表面
    の角部に位置するパッドの固着面に凹部が形成されてい
    ることを特徴とする半導体装置。
  2. 【請求項２】 前記方形の表面の角部に位置するパッド
    の凹部が、少なくとも二層の金属からなる請求項１記載
    の半導体装置。
  3. 【請求項３】 前記突起電極が、半田材料又は高融点金
    属からなる請求項１記載の半導体装置。
  4. 【請求項４】 半導体チップの方形の表面に所定の間隔
    をおいて多数のパッドを配列し、前記パッドの各々に固
    着する突起電極を表面に備える配線基板を設けた半導体
    装置において、前記突起電極のうち、前記方形の表面の
    角部に位置するパッドに固着した突起電極の固着面に凹
    部が形成されていることを特徴とする半導体装置。
  5. 【請求項５】 前記パッドが、半田材料からなる請求項
    ４記載の半導体装置。
  6. 【請求項６】 前記方形の表面の角部に位置するパッド
    に固着する突起電極の凹部は、少なくとも二層の金属か
    らなる請求項４記載の半導体装置。
  7. 【請求項７】 半導体チップの方形の表面に所定の間隔
    をおいて多数のパッドを配列し、配線基板の表面に、前
    記パッドの各々に対向した突起電極を形成し、前記半導
    体チップと前記配線基板とをフェイスダウンボンディン
    グする半導体装置の製造方法において、前記突起電極の
    うち、前記方形の表面の角部に位置するパッドに対向し
    た突起電極の固着面にあらかじめ凹部を形成し、この凹
    部内に半田粒を付着させた後、フェイスダウンボンディ
    ングすることを特徴とする半導体装置の製造方法。
  8. 【請求項８】 半導体チップの方形の表面に所定の間隔
    をおいて多数のパッドを配列し、配線基板の表面に、前
    記パッドの各々に対向した突起電極を形成し、前記パッ
    ドと前記突起電極とを撮像手段で位置合わせを行った後
    に、これら双方を固着する半導体装置の製造方法におい
    て、前記パッドのうち前記方形の表面の角部に位置する
    パッドあるいはこのパッドに対向する突起電極にあらか
    じめ凹部を形成しておき、この凹部のある突起電極を前
    記位置合わせの基準とすることを特徴とする半導体装置
    の製造方法。
JP7133698A 1995-05-31 1995-05-31 半導体装置及びその製造方法 Pending JPH08330360A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7133698A JPH08330360A (ja) 1995-05-31 1995-05-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7133698A JPH08330360A (ja) 1995-05-31 1995-05-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08330360A true JPH08330360A (ja) 1996-12-13

Family

ID=15110801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7133698A Pending JPH08330360A (ja) 1995-05-31 1995-05-31 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH08330360A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007506278A (ja) * 2003-09-15 2007-03-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法
JP2010092981A (ja) * 2008-10-06 2010-04-22 Sharp Corp 太陽電池、裏面電極型太陽電池、配線基板および太陽電池の製造方法
JP2011187554A (ja) * 2010-03-05 2011-09-22 Murata Mfg Co Ltd 複合モジュールおよび複合モジュールの製造方法
USRE46147E1 (en) 1998-05-22 2016-09-13 Sony Corporation Semiconductor device and method of fabricating the same
CN114127922A (zh) * 2020-05-09 2022-03-01 京东方科技集团股份有限公司 显示面板及其制作方法和显示装置及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020522A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd 半導体装置
JPS62279645A (ja) * 1986-05-28 1987-12-04 Hitachi Ltd はんだ接続方法
JPH03218039A (ja) * 1990-01-23 1991-09-25 Sumitomo Electric Ind Ltd 半導体素子の実装方法
JPH04340240A (ja) * 1991-05-16 1992-11-26 Nec Corp Ｉｃチップ接続構造の製造方法
JPH05175275A (ja) * 1991-12-25 1993-07-13 Nec Corp 半導体チップの実装方法および実装構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020522A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd 半導体装置
JPS62279645A (ja) * 1986-05-28 1987-12-04 Hitachi Ltd はんだ接続方法
JPH03218039A (ja) * 1990-01-23 1991-09-25 Sumitomo Electric Ind Ltd 半導体素子の実装方法
JPH04340240A (ja) * 1991-05-16 1992-11-26 Nec Corp Ｉｃチップ接続構造の製造方法
JPH05175275A (ja) * 1991-12-25 1993-07-13 Nec Corp 半導体チップの実装方法および実装構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE46147E1 (en) 1998-05-22 2016-09-13 Sony Corporation Semiconductor device and method of fabricating the same
JP2007506278A (ja) * 2003-09-15 2007-03-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法
JP2010092981A (ja) * 2008-10-06 2010-04-22 Sharp Corp 太陽電池、裏面電極型太陽電池、配線基板および太陽電池の製造方法
JP2011187554A (ja) * 2010-03-05 2011-09-22 Murata Mfg Co Ltd 複合モジュールおよび複合モジュールの製造方法
CN114127922A (zh) * 2020-05-09 2022-03-01 京东方科技集团股份有限公司 显示面板及其制作方法和显示装置及其制作方法

Similar Documents

Publication Publication Date Title
JP4928945B2 (ja) バンプ−オン−リードフリップチップ相互接続
US7242433B2 (en) Small-sized image pickup device having a solid-state image pickup element and a lens holder mounted on opposite sides of a transparent substrate
TWI404114B (zh) 具有在基板上之窄互連部位之倒裝晶片互連
JP3480826B2 (ja) 電子モジュール製造方法、基板間接合方法、円錐形状半田形成方法、及び基板
CN102543902B (zh) 半导体器件及其制造方法
JP5664392B2 (ja) 半導体装置、半導体装置の製造方法、及び配線基板の製造方法
JP2022091907A (ja) 半導体装置
US20170092614A1 (en) Semiconductor device and manufacturing method therefor
JP5272922B2 (ja) 半導体装置及びその製造方法
KR20080054347A (ko) 반도체 장치 및 그 제조 방법
JPH07201864A (ja) 突起電極形成方法
TWI258866B (en) A method of creating solder bar connections on electronic packages
JP4429564B2 (ja) 光部品及び電気部品の実装構造及びその方法
JPH1167795A (ja) 半導体チップ搭載装置及び半導体チップ搭載方法並びに半導体装置
JP2001094033A (ja) 半導体チップモジュール及びその製造方法
JPH0626227B2 (ja) 半導体チツプの装着方法
JP3457926B2 (ja) 半導体装置およびその製造方法
JP7716875B2 (ja) 積層基板、半導体パッケージ及び半導体パッケージの製造方法
WO2007023747A1 (ja) 半導体チップおよびその製造方法ならびに半導体装置
JPH06140466A (ja) 半導体装置
JP3563170B2 (ja) 半導体装置の製造方法
JP3719806B2 (ja) 配線基板
TWI874015B (zh) 封裝結構及其製備方法
JPH04196332A (ja) 電子回路装置
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980303