JPH04341008A - 半導体スイッチング素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】〔目次〕 産業上の利用分野 従来の技術（図７） 発明が解決しようとする課題（図８） 課題を解決するための手段（図１〜３）作用 実施例 （１）第１の実施例の説明（図４） （２）第２の実施例の説明（図５） （３）第３の実施例の説明（図６） 発明の効果

【０００２】

【産業上の利用分野】本発明は、半導体スイッチング素
子に関するものであり、更に詳しく言えば、制御信号に
基づいて電気回路を開閉する双方向性の半導体スイッチ
に関するものである。

【０００３】近年、データ伝送線の配線スペースの省略
化とその簡素化を図るため一つのマスタ装置と複数のス
レーブ装置との間を１本のインタフェースケーブルによ
り接続する単線式データ転送システムが確立しつつある
。

【０００４】これによれば、情報記憶装置や印刷処理装
置等のスレーブ装置に、例えば、電磁リレー等のスイッ
チング素子が設けられている。しかし、電磁リレーが電
磁コイル部と二接点一回路選択スイッチ部から成るため
、リレー接点による接点バウンスや電磁ノイズによるチ
ャタリングが生じ、転送データや出力データの反転（デ
ータ化け）等が起こることがある。

【０００５】そこで、電気回路の開閉を電磁リレー等に
依存することなく、スイッチング素子の工夫をし、双方
向性のデータや信号を取り扱うこと，及び該スイッチン
グ素子の軽量化及び小型化を図ることができる素子が望
まれている。

【０００６】

【従来の技術】図７，８は、従来例に係る説明図である
。図７は、従来例に係るスイッチング素子の構成図を示
している。

【０００７】例えば、マスタ装置と複数のスレーブ装置
とを接続する単線式データ転送システムにおいて、該ス
レーブ装置側にスイッチング素子１が設けられている。

【０００８】該スイッチング素子１は、情報処理装置Ａ
から転送される転送データやそれに対する出力データを
伝送するインタフェースケーブル（データ転送線）２と
当該情報記憶装置Ｂや印刷処理装置Ｃ等の入出力バッフ
ァ回路３との間を電気的に接続したり、その間を切り離
したりするものである。

【０００９】また、転送データや出力データが該スイッ
チング素子１を基準にして、双方向性を有することから
スイッチング素子１には、取扱が便利な電磁リレー４が
用いられている。

【００１０】

【発明が解決しようとする課題】ところで従来例によれ
ば、電磁リレー４は図７の破線円内図に示すように、リ
レー接点４Ａを可動する電磁コイル部Ｌと、該リレー接
点４Ａによりメイク接点Ｍ又はブレーク接点Ｂを選択す
る二接点一回路選択スイッチ部４Ｂから成っている。

【００１１】このため、図８（ａ）に示すように、リレ
ー接点４Ａによる接点バウンスや電磁ノイズによるチャ
タリングが生じ、転送データや出力データの反転（デー
タ化け）等が起こることがある。

【００１２】すなわち、図８（ａ）の電磁リレーの動作
特性図に示すように、接点バウンスやチャタリングは、
電磁コイル部Ｌに駆動電圧が印加されると、リレー接点
４Ａがブレーク接点Ｂ側からメイク接点Ｍに移行する際
に発生するものである。例えば、接点バウンスは、図８
（ａ）において、縦軸を電圧Ｖ，横軸を時間ｔとすると
、当該二接点一回路選択スイッチ部４ＢのＯＮ動作の立
ち上がりからその動作安定に至るまでの期間に生ずる。

【００１３】これは、電磁コイル部Ｌの駆動電圧が遮断
され、メイク接点Ｍからブレーク接点Ｂにリレー接点４
Ａを復帰させるための該リレー接点材料（リン青銅等）
のバネ係数やブレーク接点Ｂからメイク接点Ｍにリレー
接点４Ａが移行した際の該接点４Ａの接触振動等により
生ずるものと考えられている。

【００１４】なお、電圧Ｖは当該電磁リレーの二接点一
回路選択スイッチ部４Ｂに他の電気回路が接続され、該
他の電気回路にデータや信号等のハイレベル（直流電圧
等）が供給された場合に該当する。

【００１５】また、電磁リレーは接点容量にもよるが、
電磁コイル部Ｌを駆動するために他の電気回路に供給す
る電力の一部を消費することとなる。また、磁束密度を
大きくするため磁気回路に鉄や珪素綱板等の磁気材料が
使用されている。このことは、バッテリー駆動方式の携
帯用の小型電子機器に、当該電磁リレーが使用されるよ
うな場合に、携帯用機器の第１条件でもある消費電力の
低減化に反することとなる。また、複数の電磁リレーが
使用されるような場合には、特に、その軽量化の妨げに
もなる。

【００１６】なお、電磁リレーの代わりに図８（ｂ）に
示すような、制御信号に基づいて電気回路を開閉する双
方向性の半導体スイッチを構成するトランスファーゲー
トを用いる方法も考えられる。しかし、トランスファー
ゲートの場合には、インタフェースケーブルや他の電気
回路に供給される電流容量によって、該トランスファー
ゲートを構成するｐ型の電界効果トランジスタやｎ型の
電界効果トランジスタのゲート長を大きく設計しなくて
はならない。

【００１７】このことは、該トランスファーゲートをロ
ジック回路内で使用している場合に比べて、そのスイッ
チング制御電圧が相当大きな値となり、他の電気回路の
電源電圧，例えば、５〔Ｖ〕の電源電圧に対して該制御
電圧が数十倍と不均等なものとなって、該ゲート制御用
の補助電源が必要となる。

【００１８】これにより、制御信号に基づいて電気回路
を開閉する電磁リレーを除いては双方向性のデータや信
号を取り扱う簡易軽量なスイッチング素子がなく、また
、小容量の電流を遮断する簡易軽量なスイッチング素子
がない。このことで、電子機器の軽量化及び小型化の妨
げとなるという問題がある。

【００１９】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、電気回路の開閉を電磁リレー等に
依存することなく、スイッチング素子の工夫をし、双方
向性のデータや信号を取り扱うこと，及び該スイッチン
グ素子の軽量化及び小型化を図ることが可能となる半導
体スイッチング素子の提供を目的とする。

【００２０】

【課題を解決するための手段】図１〜３は、本発明に係
る半導体スイッチング素子の原理図（その１〜３）をそ
れぞれ示している。

【００２１】本発明の第１の半導体スイッチング素子は
、図１（ａ）に示すように、第１，第２のトランジスタ
Ｑ１，Ｑ２が具備され、前記第１のトランジスタＱ１の
コレクタＣが第２のトランジスタＱ２のエミッタＥに接
続されて第１の端子１１Ａに接続され、前記第１のトラ
ンジスタＱ１のエミッタＥが第２のトランジスタＱ２の
コレクタＣに接続されて第２の端子１１Ｂに接続され、
前記第１のトランジスタＱ１のベースＢと第２のトラン
ジスタＱ２のベースＢとが接続されて第３の端子１２に
接続されていることを特徴とする。

【００２２】なお、第１の半導体スイッチング素子にお
いて、図１（ｂ）に示すように、前記第１のトランジス
タＱ１のエミッタＥと第２の端子１１Ｂとの間に第１の
保護素子Ｄ１が接続され、前記第２のトランジスタＱ２
のエミッタＥと第１の端子１１Ａとの間に第２の保護素
子Ｄ２が接続されることを特徴とする。

【００２３】また、本発明の第２の半導体スイッチング
素子は、図２（ａ）に示すように第１の半導体スイッチ
ング素子において、前記第１のトランジスタＱ１のエミ
ッタＥとベースＢとの間に第１のバイアス素子Ｒ１が接
続され、かつ、該第１のトランジスタＱ１のベースＢと
第３の端子１２との間に第２のバイアス素子Ｒ２が接続
され、前記第２のトランジスタＱ２のエミッタＥとベー
スＢとの間に第３のバイアス素子Ｒ３が接続され、かつ
、該第２のトランジスタＱ２のベースＢと第３の端子１
２との間に第４のバイアス素子Ｒ４が接続されることを
特徴とする。

【００２４】なお、前記第１，第２の半導体スイッチン
グ素子は前記第１，第２のトランジスタＱ１，Ｑ２がｎ
ｐｎ型又は図２（ｂ）に示すようにｐｎｐ型のバイポー
ラトランジスタから成ることを特徴とする。

【００２５】また、本発明の第３の半導体スイッチング
素子は、図３に示すように一以上の第１の外部端子Ａ１
〜Ａｎ，第２の外部端子Ｂ１〜Ｂｎ及び制御端子Ｃ１〜
Ｃｎが設けられた同一格納手段１３と、前記第１の外部
端子Ａ１〜Ａｎと第２の外部端子Ｂ１〜Ｂｎとに接続さ
れた電気回路１４の開閉をする単位スイッチング手段Ｓ
Ｗ１〜ＳＷｎとが具備され、前記単位スイッチング手段
ＳＷ１〜ＳＷｎが上記第１，第２の半導体スイッチング
素子から成ることを特徴とし、上記目的を達成する。

【００２６】

【作　　用】本発明の第１の半導体スイッチング素子に
よれば、図１（ａ）に示すように、ｎｐｎ型のバイポー
ラトランジスタから成る第１，第２のトランジスタＱ１
，Ｑ２が具備されている。

【００２７】例えば、第１のトランジスタＱ１ベースＢ
と第２のトランジスタＱ２のベースＢとが接続された第
３の端子１２に該トランジスタＱ１，Ｑ２のベース・エ
ミッタ電圧ＶＢＥを越えるスイッチング制御信号＝「Ｈ
」（ハイ）レベルが入力されると、第１，第２のトラン
ジスタＱ１，Ｑ２がＯＮ動作をする。これにより、第１
の端子１１Ａと第２の端子１１Ｂとの間に接続された電
気回路が閉回路状態となる。

【００２８】また、第３の端子１２に該トランジスタＱ
１，Ｑ２のベース・エミッタ電圧ＶＢＥ以下のスイッチ
ング制御信号＝「Ｌ」（ロー）レベルが入力されると、
第１，第２のトランジスタＱ１，Ｑ２がＯＦＦ動作をす
る。 これにより、第１の端子１１Ａと第２の端子１１Ｂとの
間に接続された電気回路が開回路状態となる。

【００２９】なお、第１のトランジスタＱ１のエミッタ
Ｅと第２の端子１１Ｂとの間に接続された第１の保護素
子Ｄ１や該第２のトランジスタＱ２のエミッタＥと第１
の端子１１Ａとの間に接続された第２の保護素子Ｄ２に
より、第１の端子１１Ａと第２の端子１１Ｂとの間に、
該電気回路に生じる逆耐電圧から第１，第２のトランジ
スタＱ１，Ｑ２が保護される。

【００３０】このため、トランスファゲートのようにロ
ジックレベルの制御信号に基づいて電気回路の開閉制御
，例えば、双方向性のデータや信号の通電制御を取り扱
うことが可能となる。このことで、従来例のような電磁
コイル部や二接点一回路選択スイッチ部から成る電磁リ
レーに比べて、リレー接点による接点バウンスや電磁ノ
イズによるチャタリングが回避され、転送データや出力
データの反転（データ化け）等の発生が極力抑制される
。

【００３１】また、第１，第２のトランジスタＱ１，Ｑ
２がバイポーラトランジスタからなり、それを電流駆動
させるため、トランスファゲートのようなゲート電圧を
発生する補助電源が不要であり、他の電気回路を駆動す
る電源電圧と均等化が図れる。

【００３２】これにより、電気回路の開閉制御を電磁リ
レー等に依存することなく、当該半導体スイッチング素
子を電子機器に組み入れた場合に、その軽量化及び小型
化を図ることが可能となる。

【００３３】また、本発明の第２の半導体スイッチング
素子によれば、第１のトランジスタＱ１に第１，第２の
バイアス素子Ｒ１，Ｒ２が接続され、かつ、第２のトラ
ンジスタＱ２に第３，第４のバイアス素子Ｒ３，Ｒ４が
接続されている。

【００３４】例えば、第３の端子１２に該トランジスタ
Ｑ１，Ｑ２にベースＢに、ベース・エミッタ電圧ＶＢＥ
を越えるスイッチング制御信号＝「Ｈ」レベルが入力さ
れると、第１のバイアス素子Ｒ１と第２のバイアス素子
Ｒ２との分圧比により定まるバイアス電圧により、該電
気回路に生じる逆耐電圧から第１のトランジスタＱ１の
ＯＮ動作時のベース・エミッタＥ間が保護される。また
、第３のバイアス素子Ｒ３と第４のバイアス素子Ｒ４と
の分圧比により定まるバイアス電圧により、同様に、逆
耐電圧から第２のトランジスタＱ２のＯＮ動作時のベー
ス・エミッタＥ間が保護される。

【００３５】なお、第１，第２のトランジスタＱ１，Ｑ
２がＯＮ動作をすることにより、第１の半導体スイッチ
ング素子と同様に、第１の端子１１Ａと第２の端子１１
Ｂとの間に接続された電気回路が閉回路状態となる。ま
た、第３の端子１２を介して該トランジスタＱ１，Ｑ２
のベースＢに、ベース・エミッタ電圧ＶＢＥ以下のスイ
ッチング制御信号＝「Ｌ」レベルが入力されると、第１
，第２のトランジスタＱ１，Ｑ２がＯＦＦ動作をする。 これにより、第１の半導体スイッチング素子と同様に、
第１の端子１１Ａと第２の端子１１Ｂとの間に接続され
た電気回路が開回路状態となる。

【００３６】このため、第１の半導体スイッチング素子
と同様に、ロジックレベルの制御信号に基づいて電気回
路の開閉制御をすることが可能となる。このことで、従
来例のような電磁リレーに比べて、接点バウンスやチャ
タリングが回避され、転送データや出力データの反転等
の発生が極力抑制される。

【００３７】これにより、当該半導体スイッチング素子
をバッテリー駆動方式の携帯用の小型電子機器に使用し
た場合であっても、電磁リレーのように制御信号に基づ
いて開閉することが可能となる。

【００３８】また、本発明の第３の半導体スイッチング
素子によれば、図３に示すように同一格納手段１３に、
複数の単位スイッチング手段ＳＷ１〜ＳＷｎが具備され
、該単位スイッチング手段ＳＷ１〜ＳＷｎが本発明に係
る第１，第２の半導体スイッチング素子から成っている
。

【００３９】例えば、同一格納手段１３に設けられた第
１の外部端子Ａ１と第２の外部端子Ｂ１との間に電気回
路１４が接続され、第１の外部端子Ａ２と第２の外部端
子Ｂ２との間に電気回路１４が接続され、第１の外部端
子Ａｎと第２の外部端子Ｂｎとの間に電気回路１４が接
続された場合、それぞれの制御端子Ｃ１〜Ｃｎに、スイ
ッチング制御信号＝「Ｈ」又は「Ｌ」レベルを入力する
ことにより、単位スイッチング手段ＳＷ１〜ＳＷｎを構
成する第１又は第２の半導体スイッチング素子が個々に
ＯＮ／ＯＦＦ動作をする。

【００４０】このため、複数の電気回路１４を複数の電
磁リレーにより制御する場合と同様に個々に制御信号に
基づいてそれを個別に開閉制御することが可能となる。

【００４１】これにより、当該半導体スイッチング素子
をバッテリー駆動方式の携帯用の小型電子機器に複数使
用した場合であっても、複数の電気回路を電磁リレーに
より個々に制御する場合に比べて、その消費電力の低減
化の向上を図ること，及び、その軽量化を図ることが可
能となる。

【００４２】なお、図２（ｂ）に示すように第１〜第３
の半導体スイッチング素子の第１，第２のトランジスタ
Ｑ１，Ｑ２をｐｎｐ型のバイポーラトランジスタから構
成した場合にも、同様に、電磁リレーに依存することな
く、電気回路の双方向性のデータや信号の開閉制御を行
うことが可能となる。

【００４３】

【実施例】次に図を参照しながら本発明の実施例につい
て説明をする。図４〜６は、本発明の実施例に係る半導
体スイッチング素子を説明する図である。

【００４４】（１）第１の実施例の説明図４（ａ）〜（
ｃ）は、本発明の第１の実施例に係る半導体スイッチン
グ素子の構成図であり、図４（ａ）はその等価回路図を
示している。

【００４５】図４（ａ）において、ＳＷは単極性スイッ
チであり、本発明に係る半導体スイッチング素子の等価
回路図である。なお、Ａ，Ｂは第１，第２の外部端子で
あり、インタフェースケーブルや電子機器等の電気回路
を接続するものである。Ｃは制御端子であり、当該単極
性スイッチＳＷのスイッチング制御信号を入力する端子
である。

【００４６】また、図４（ｂ）は本発明に係る半導体ス
イッチング素子の外観図である。図４（ｂ）において、
本発明の第１，第２の実施例に係る半導体スイッチング
素子は、一般のトランジスタ素子と同様に、第１，第２
の外部端子Ａ，Ｂ及び制御端子Ｃが外部に引き出され、
単極性スイッチＳＷ部が樹脂等により封止されるモジュ
ール構造を有している。

【００４７】さらに、図４（ｃ）は本発明に係る半導体
スイッチング素子の内部構成図を示している。図４（ｃ
）において、ロジックレベルの制御信号に基づいて双方
向性のデータや信号の通電制御を取り扱う半導体スイッ
チング素子は、第１，第２のトランジスタＱ１，Ｑ２及
び第１，第２のダイオードＤ１，Ｄ２から成る。

【００４８】すなわち、第１のトランジスタＱ１は，例
えば、ｎｐｎ型のバイポーラトランジスタから成り、そ
のコレクタＣが第２のダイオードＤ２のカソードＫに接
続される。また、その接続点が第１の端子１１Ａの一例
となる第１の外部端子Ａに接続される。さらに、第１の
トランジスタＱ１のエミッタＥは第１のダイオードＤ１
のアノードＡに接続され、そのベースＢが第２のトラン
ジスタＱ２のベースＢに接続され、それが第３の端子１
２の一例となる制御端子Ｃに接続される。

【００４９】第１のダイオードＤ１は第１の保護素子Ｄ
１の一実施例であり、例えば、第２の外部端子Ｂに接続
された電気回路により不本意に波及する逆耐電圧から第
１のトランジスタＱ１を保護するものである。該ダイオ
ードＤ１のカソードＫは第２の端子１１Ｂの一例となる
第２の外部端子Ｂに接続される。

【００５０】また、第２のトランジスタＱ２は，例えば
、ｎｐｎ型のバイポーラトランジスタから成り、そのコ
レクタＣが第２の外部端子Ｂに接続される。さらに、第
２のトランジスタＱ２のエミッタＥは第２のダイオード
Ｄ２のアノードＡに接続される。

【００５１】第２のダイオードＤ２は第２の保護素子Ｄ
２の一実施例であり、例えば、第１の外部端子Ａに接続
された電気回路により不本意に波及する逆耐電圧から第
２のトランジスタＱ２を保護するものである。該ダイオ
ードＤ２のカソードＫが第１の端子１１Ａの一例となる
第１の外部端子Ａに接続される。

【００５２】このようにして、本発明の第１の実施例に
係る半導体スイッチング素子によれば、図４（ａ）〜（
ｃ）に示すように、第１，第２のトランジスタＱ１，Ｑ
２及び第１，第２のダイオードＤ１，Ｄ２から成ってい
る。

【００５３】このため、第１のトランジスタＱ１のベー
スＢと第２のトランジスタＱ２のベースＢとが接続され
た制御端子Ｃに該トランジスタＱ１，Ｑ２のベース・エ
ミッタ電圧ＶＢＥを越えるスイッチング制御信号＝「Ｈ
」レベルが入力されると、第１，第２のトランジスタＱ
１，Ｑ２がＯＮ動作をする。これにより、第１の外部端
子Ａと第２の外部端子Ｂとの間に接続された電気回路が
閉回路状態となる。

【００５４】また、制御端子Ｃに該トランジスタＱ１，
Ｑ２のベース・エミッタ電圧ＶＢＥ以下のスイッチング
制御信号＝「Ｌ」レベルが入力されると、第１，第２の
トランジスタＱ１，Ｑ２がＯＦＦ動作をする。これによ
り、第１の外部端子Ａと第２の外部端子Ｂとの間に接続
された電気回路が開回路状態となる。

【００５５】なお、第１のトランジスタＱ１のエミッタ
Ｅと第２の外部端子Ｂとの間に接続された第１のダイオ
ードＤ１により、第２の外部端子Ｂと第１の外部端子Ａ
との間に、該電気回路に生じる逆耐電圧から第１のトラ
ンジスタＱ１が保護される。また、第２のトランジスタ
Ｑ２のエミッタＥと第１の外部端子Ａとの間に接続され
た第２のダイオードＤ２により、第１の外部端子Ａと第
２の外部端子Ｂとの間に、該電気回路に生じる逆耐電圧
から第２のトランジスタＱ２が保護される。

【００５６】このことで、トランスファゲートのように
ロジックレベルの制御信号に基づいて電気回路の開閉制
御，例えば、双方向性のデータや信号の通電制御を取り
扱うことが可能となる。このことから従来例のような電
磁コイル部や二接点一回路選択スイッチ部から成る電磁
リレーに比べて、リレー接点による接点バウンスや電磁
ノイズによるチャタリングが回避され、転送データや出
力データの反転（データ化け）等の発生が極力抑制され
る。

【００５７】また、第１，第２のトランジスタＱ１，Ｑ
２がｎｐｎ型のバイポーラトランジスタから成り、それ
が電流駆動されるため、トランスファゲートのようなゲ
ート電圧を発生する補助電源が不要となり、他の電気回
路を駆動する電源電圧と均等化が図れる。

【００５８】これにより、電気回路の開閉制御を電磁リ
レー等に依存することなく、当該半導体スイッチング素
子を電子機器に組み入れた場合に、その軽量化及び小型
化を図ることが可能となる。

【００５９】（２）第２の実施例の説明図５は、本発明
の第２の実施例に係る半導体スイッチング素子の構成図
を示している。

【００６０】図５において、第１の実施例と異なるのは
第２の実施例では第１のトランジスタＱ１に第１，第２
のバイアス抵抗Ｒ１，Ｒ２が接続され、かつ、第２のト
ランジスタＱ２に第３，第４のバイアス抵抗Ｒ３，Ｒ４
が接続されるものである。

【００６１】すなわち、第１のトランジスタＱ１のエミ
ッタＥとベースＢとの間に第１のバイアス素子Ｒ１の一
例となる第１のバイアス抵抗Ｒ１が接続され、かつ、該
第１のトランジスタＱ１のベースＢと制御端子Ｃとの間
に第２のバイアス素子Ｒ２の一例となる第２のバイアス
抵抗Ｒ２が接続される。

【００６２】また、第２のトランジスタＱ２のエミッタ
ＥとベースＢとの間に第３のバイアス素子Ｒ３の一例と
なる第３のバイアス抵抗Ｒ３が接続され、かつ、該第２
のトランジスタＱ２のベースＢと制御端子Ｃとの間に第
４のバイアス素子Ｒ４の一例となる第４のバイアス抵抗
Ｒ４が接続される。

【００６３】なお、第１，第２のトランジスタＱ１，Ｑ
２はｎｐｎ型のバイポーラトランジスタから成り、第１
〜第４のバイアス抵抗Ｒ１〜Ｒ４は、第１，第２のトラ
ンジスタＱ１，Ｑ２のバイアス電圧を発生するものであ
る。ここで、第１〜第４のバイアス抵抗Ｒ１〜Ｒ４はＲ
２＞Ｒ１，Ｒ４＞Ｒ３の関係となるように抵抗比を設定
する。

【００６４】また、第１のトランジスタＱ１のコレクタ
Ｃは、第２のトランジスタＱ２のエミッタＥに接続され
て第１の外部端子Ａに接続される。さらに、第１のトラ
ンジスタＱ１のエミッタＥが第２のトランジスタＱ２の
コレクタＣに接続されて第２の外部端子Ｂに接続される
。また、第１のトランジスタＱ１のベースＢと第２のト
ランジスタＱ２のベースＢとが接続されて制御端子Ｃに
接続される。

【００６５】このようにして、本発明の第２の実施例に
係る第２の半導体スイッチング素子によれば、第１のト
ランジスタＱ１に第１，第２のバイアス抵抗Ｒ１，Ｒ２
が接続され、かつ、第２のトランジスタＱ２に第３，第
４のバイアス抵抗Ｒ３，Ｒ４が接続されている。

【００６６】このため、制御端子Ｃを介して該トランジ
スタＱ１，Ｑ２のベースＢに、ベース・エミッタ電圧Ｖ
ＢＥを越えるスイッチング制御信号＝「Ｈ」レベルが入
力されると、第１のバイアス抵抗Ｒ１と第２のバイアス
抵抗Ｒ２との分圧比により定まるバイアス電圧により、
該電気回路に生じる逆耐電圧から第１のトランジスタＱ
１のＯＮ動作時のベース・エミッタＥ間が保護される。 また、第３のバイアス抵抗Ｒ３と第４のバイアス抵抗Ｒ
４との分圧比により定まるバイアス電圧により、同様に
、逆耐電圧から第２のトランジスタＱ２のＯＮ動作時の
ベース・エミッタＥ間が保護される。

【００６７】なお、第１，第２のトランジスタＱ１，Ｑ
２がＯＮ動作することにより、第１の半導体スイッチン
グ素子と同様に、第１の外部端子Ａと第２の外部端子Ｂ
との間に接続された電気回路が閉回路状態となる。また
、制御端子Ｃを介して該トランジスタＱ１，Ｑ２のベー
スＢに、ベース・エミッタ電圧ＶＢＥ以下のスイッチン
グ制御信号＝「Ｌ」レベルが入力されると、第１，第２
のトランジスタＱ１，Ｑ２がＯＦＦ動作をする。これに
より、第１の半導体スイッチング素子と同様に、第１の
外部端子Ａと第２の外部端子Ｂとの間に接続された電気
回路が開回路状態となる。

【００６８】このことで、第１の半導体スイッチング素
子と同様に、ロジックレベルの制御信号に基づいて電気
回路の開閉制御をすることが可能となる。このことから
従来例のような電磁リレーに比べて、接点バウンスやチ
ャタリングが回避され、転送データや出力データの反転
等の発生が極力抑制される。

【００６９】これにより、当該半導体スイッチング素子
をバッテリー駆動方式の携帯用の小型電子機器に使用し
た場合であっても、電磁リレーのように制御信号に基づ
いて開閉することが可能となる。

【００７０】（３）第３の実施例の説明図６（ａ），（
ｂ）は、本発明の第３の実施例に係る半導体スイッチン
グ素子の構成図であり、図６（ａ）は、その内部等価回
路図を示している。

【００７１】図６（ａ）において、第１，第２の実施例
と異なるのは第３の実施例ではパッケージ２３に、例え
ば、１０個の単極性スイッチＳＷ１〜ＳＷ１０　が具備
されるものである。

【００７２】すなわち、１０個の単極性スイッチＳＷ１
〜ＳＷ１０　は複数の単位スイッチング手段ＳＷ１〜Ｓ
Ｗｎの一実施例であり、１０組の電気回路の開閉制御を
するものである。なお、単極性スイッチＳＷ１〜ＳＷ１
０　が本発明に係る第１，第２の半導体スイッチング素
子から成るものである。

【００７３】また、第１の単極性スイッチＳＷ１は一組
の第１の外部端子Ａ１，Ｂ１及び第１の制御端子Ｃ１に
接続される。第２の単極性スイッチＳＷ２は第２の外部
端子Ａ２，Ｂ２及び第２の制御端子Ｃ２に接続され、以
下同様に、第１０の単極性スイッチＳＷ１０　は第１０
の外部端子Ａ１０，Ｂ１０及び第１０の制御端子Ｃ１０
に接続される。

【００７４】図６（ｂ）は、本発明の第３の実施例に係
る半導体スイッチング素子の外観図である。

【００７５】図６（ｂ）において、パッケージ２３は同
一格納手段１３の一実施例であり、１０個の外部端子Ａ
１〜Ａｎ，　１０個の外部端子Ｂ１〜Ｂｎ及び１０個の
制御端子Ｃ１〜Ｃ１０が設けられている。パッケージ２
３は、１０個の単極性スイッチＳＷ１〜ＳＷ１０　が樹
脂等により封止されるモジュール構造を有している。

【００７６】なお、パッケージ２３に放熱手段を設けて
も良い。これは、開閉制御をする電気回路に小電力，す
なわち、通電電流が多くなる場合に、該半導体スイッチ
ング素子が発熱するため、これを外部に逃がすためであ
る。

【００７７】このようにして、本発明の第３の実施例に
係る半導体スイッチング素子によれば、図６に示すよう
にパッケージ２３に、１０個の単極性スイッチＳＷ１〜
ＳＷ１０　が具備され、該単極性スイッチＳＷ１〜ＳＷ
１０　が本発明の実施例に係る第１，第２の半導体スイ
ッチング素子から成っている。

【００７８】このため、パッケージ２３に設けられた第
１の外部端子Ａ１，Ｂ１との間に第１の電気回路が接続
され、第２の外部端子Ａ２，Ｂ２との間に第２の電気回
路が接続され、第１０の外部端子Ａ１０，Ｂ１０との間
に第１０の電気回路が接続された場合に、それぞれの制
御端子Ｃ１〜Ｃ１０に、第１〜第１０のスイッチング制
御信号＝「Ｈ」又は「Ｌ」レベルを入力することにより
、１０個の単極性スイッチＳＷ１〜ＳＷ１０　を構成す
る第１又は第２の半導体スイッチング素子が個々にＯＮ
／ＯＦＦ動作をする。

【００７９】このことで、１０組の電気回路を１０個の
電磁リレーにより制御する場合と同様に個々に制御信号
に基づいてそれを個別に開閉制御することが可能となる
。

【００８０】これにより、当該半導体スイッチング素子
をバッテリー駆動方式の携帯用の小型電子機器に使用し
た場合であっても、１０個の電気回路を電磁リレーによ
り個々に制御する場合に比べて、その消費電力の低減化
の向上を図ること，及び、その軽量化を図ることが可能
となる。

【００８１】なお、本発明の第１〜３の実施例では、第
１，第２のトランジスタＱ１，Ｑ２がｎｐｎ型のバイポ
ーラトランジスタの場合について説明をしたが、それが
ｐｎｐ型のバイポーラトランジスタの場合についても同
様な効果が得られる。

【００８２】

【発明の効果】以上説明したように、本発明の第１の半
導体スイッチング素子によれば第１，第２の保護素子が
接続された第１，第２のトランジスタが具備されている
。

【００８３】このため、第１，第２のトランジスタによ
りロジックレベルの制御信号に基づいて第１，第２の外
部端子に接続された電気回路の開閉制御，例えば、双方
向性のデータや信号の通電制御を取り扱うことが可能と
なる。このことで、従来例のような電磁リレーに比べて
、接点バウンスやチャタリングが回避され、精度良い開
閉制御を行うことが可能となる。

【００８４】また、本発明の第２の半導体スイッチング
素子によれば、第１のトランジスタに第１，第２のバイ
アス素子が接続され、かつ、第２のトランジスタに第３
，第４のバイアス素子が接続されている。

【００８５】このため、第１，第２のバイアス素子の分
圧比により定まるバイアス電圧により、第１，第２の外
部端子に接続された電気回路に生じる逆耐電圧から第１
，第２のトランジスタのＯＮ／ＯＦＦ動作時のベース・
エミッタＥ間が保護される。このことで、第１の半導体
スイッチング素子と同様に、双方向性のデータや信号の
通電制御を信頼性良く取り扱うことが可能となる。

【００８６】また、第１，第２のトランジスタがバイポ
ーラトランジスタから成り、それが電流駆動されるため
、トランスファゲートのようなゲート電圧を発生する補
助電源が不要となり、他の電気回路を駆動する電源電圧
と均等化が図れる。

【００８７】また、本発明の第３の半導体スイッチング
素子によれば、同一格納手段に複数の単位スイッチング
手段が具備され、該単位スイッチング手段が本発明に係
る第１，第２の半導体スイッチング素子から成っている
。

【００８８】このため、複数の外部端子間に接続された
複数の電気回路がそれぞれの制御端子に入力されたスイ
ッチング制御信号により、個々にＯＮ／ＯＦＦ動作され
る。このことで、複数の電気回路を複数の電磁リレーに
より制御する場合と同様に個々に制御信号に基づいてそ
れを個別に開閉制御することが可能となる。

【００８９】これにより、低消費電力，軽量及び小型の
半導体スイッチング素子が得られることからバッテリー
駆動方式の携帯用の小型電子機器のスイッチング素子や
小電力を供給する電気回路のスイッチング素子として幅
広く適用可能となる。

【図面の簡単な説明】

【図１】本発明に係る半導体スイッチング素子の原理図
（その１）である。

【図２】本発明に係る半導体スイッチング素子の原理図
（その２）である。

【図３】本発明に係る半導体スイッチング素子の原理図
（その３）である。

【図４】本発明の第１の実施例に係る半導体スイッチン
グ素子の構成図である。

【図５】本発明の第２の実施例に係る半導体スイッチン
グ素子の構成図である。

【図６】本発明の第３の実施例に係る半導体スイッチン
グ素子の構成図である。

【図７】従来例に係るスイッチング素子の説明図である
。

【図８】従来例に係る問題点を説明する特性図及び構成
図である。

【符号の説明】

Ｑ１，Ｑ２…第１，第２のトランジスタ（ｎｐｎ型又は
ｐｎｐ型のバイポーラトランジスタ）、１１Ａ，１１Ｂ
…第１，第２の端子、 １２…第３の端子、 Ｄ１，Ｄ２…第１，第２の保護素子、 Ｒ１〜Ｒ４…第１〜第４のバイアス素子、１３…同一格
納手段、 ＳＷ１〜ＳＷｎ…第１〜第ｎの単位スイッチング手段、
Ａ１〜Ａｎ，Ｂ１〜Ｂｎ…第１〜第ｎの外部端子、Ｃ１
〜Ｃｎ…第１〜第ｎの制御端子。

Claims (5)

【特許請求の範囲】
1. 【請求項１】　　第１，第２のトランジスタ（Ｑ１，Ｑ
   ２）が具備され、前記第１のトランジスタ（Ｑ１）のコ
   レクタ（Ｃ）が第２のトランジスタ（Ｑ２）のエミッタ
   （Ｅ）に接続されて第１の端子（１１Ａ）に接続され、
   前記第１のトランジスタ（Ｑ１）のエミッタ（Ｅ）が第
   ２のトランジスタ（Ｑ２）のコレクタ（Ｃ）に接続され
   て第２の端子（１１Ｂ）に接続され、前記第１のトラン
   ジスタ（Ｑ１）のベース（Ｂ）と第２のトランジスタ（
   Ｑ２）のベース（Ｂ）とが接続されて第３の端子（１２
   ）に接続されていることを特徴とする半導体スイッチン
   グ素子。
2. 【請求項２】　　請求項１記載の半導体スイッチング素
   子において、前記第１のトランジスタ（Ｑ１）のエミッ
   タ（Ｅ）と第２の端子（１１Ｂ）との間に第１の保護素
   子（Ｄ１）が接続され、前記第２のトランジスタ（Ｑ２
   ）のエミッタ（Ｅ）と第１の端子（１１Ａ）との間に第
   ２の保護素子（Ｄ２）が接続されることを特徴とする半
   導体スイッチング素子。
3. 【請求項３】　　請求項１記載の半導体スイッチング素
   子において、前記第１のトランジスタ（Ｑ１）のエミッ
   タ（Ｅ）とベース（Ｂ）との間に第１のバイアス素子（
   Ｒ１）が接続され、かつ、該第１のトランジスタ（Ｑ１
   ）のベース（Ｂ）と第３の端子（１２）との間に第２の
   バイアス素子（Ｒ２）が接続され、前記第２のトランジ
   スタ（Ｑ２）のエミッタ（Ｅ）とベース（Ｂ）との間に
   第３のバイアス素子（Ｒ３）が接続され、かつ、該第２
   のトランジスタ（Ｑ２）のベース（Ｂ）と第３の端子（
   １２）との間に第４のバイアス素子（Ｒ４）が接続され
   ることを特徴とする半導体スイッチング素子。
4. 【請求項４】　　請求項１記載の半導体スイッチング素
   子において、前記第１，第２のトランジスタ（Ｑ１，Ｑ
   ２）がｎｐｎ型又はｐｎｐ型のバイポーラトランジスタ
   から成ることを特徴とする半導体スイッチング素子。
5. 【請求項５】　　一以上の第１の外部端子（Ａ１〜Ａｎ
   ），第２の外部端子（Ｂ１〜Ｂｎ）及び制御端子（Ｃ１
   〜Ｃｎ）が設けられた同一格納手段（１３）と、前記第
   １の外部端子（Ａ１〜Ａｎ）と第２の外部端子（Ｂ１〜
   Ｂｎ）とに接続された電気回路（１４）の開閉をする単
   位スイッチング手段（ＳＷ１〜ＳＷｎ）とが具備され、
   前記単位スイッチング手段（ＳＷ１〜ＳＷｎ）が請求項
   １記載の半導体スイッチング素子から成ることを特徴と
   する半導体スイッチング素子。