JPH0434170B2 - - Google Patents
Info
- Publication number
- JPH0434170B2 JPH0434170B2 JP61247640A JP24764086A JPH0434170B2 JP H0434170 B2 JPH0434170 B2 JP H0434170B2 JP 61247640 A JP61247640 A JP 61247640A JP 24764086 A JP24764086 A JP 24764086A JP H0434170 B2 JPH0434170 B2 JP H0434170B2
- Authority
- JP
- Japan
- Prior art keywords
- clock pulse
- monitoring
- value
- preset
- clk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012544 monitoring process Methods 0.000 claims description 13
- 230000005856 abnormality Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- 230000002123 temporal effect Effects 0.000 claims description 4
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 101100008052 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cut8 gene Proteins 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のプロセツサを備える制御装置
において、各プロセツサが用いる共通のクロツク
パルスに周波数の異常等が生じたか否かの監視を
行なう方法に関するものである。
において、各プロセツサが用いる共通のクロツク
パルスに周波数の異常等が生じたか否かの監視を
行なう方法に関するものである。
鉄道の信号保安用制御装置等においては、高信
頼性と共にフエールセーフ性が要求され、複数の
プロセツサを備える装置が一般に採用されてお
り、その一例を挙げれば第４図のブロツク図に示
すとおりとなつている。
頼性と共にフエールセーフ性が要求され、複数の
プロセツサを備える装置が一般に採用されてお
り、その一例を挙げれば第４図のブロツク図に示
すとおりとなつている。
すなわち、マイクロプロセツサ等を用いた同一
形式のプロセツサ（以下、CPU）１1，１2を設
け、各々に対し、各同一形式の固定メモリ（以
下、ROM）２1，２2、可変メモリ（以下、
RAM）３1，３2および入出力回路（以下、Ｉ／
Ｏ）４1，４2を周辺に配したうえ、これらを各組
毎に母線５1，５2により接続し、CPU１1，１2に
対しては、発振器（以下、OSC）６から共通の
クロツクパルスCLKCを供給しており、これに基
づき、CPU１1，１2が互いに同期して制御動作を
行なつている。
形式のプロセツサ（以下、CPU）１1，１2を設
け、各々に対し、各同一形式の固定メモリ（以
下、ROM）２1，２2、可変メモリ（以下、
RAM）３1，３2および入出力回路（以下、Ｉ／
Ｏ）４1，４2を周辺に配したうえ、これらを各組
毎に母線５1，５2により接続し、CPU１1，１2に
対しては、発振器（以下、OSC）６から共通の
クロツクパルスCLKCを供給しており、これに基
づき、CPU１1，１2が互いに同期して制御動作を
行なつている。
ここにおいて、CPU１1，１2は、ROM２1，２
２中へ格納されている同一の命令を各個に実行し、
RAM３1，３2に対し必要とするデータをアクセ
スしながら各種演算処理を含む制御動作を互いに
並行して行ない、Ｉ／Ｏ４1，４2を介する入力デ
ータに応じて制御上の判断を行なつたうえ、Ｉ／
Ｏ４1，４2を介して制御データの送出を行なつて
おり、制御動作中には、入力データの周波数判
別、入力データに応ずるタイマー動作等の時間的
処理を含むものとなつている。
２中へ格納されている同一の命令を各個に実行し、
RAM３1，３2に対し必要とするデータをアクセ
スしながら各種演算処理を含む制御動作を互いに
並行して行ない、Ｉ／Ｏ４1，４2を介する入力デ
ータに応じて制御上の判断を行なつたうえ、Ｉ／
Ｏ４1，４2を介して制御データの送出を行なつて
おり、制御動作中には、入力データの周波数判
別、入力データに応ずるタイマー動作等の時間的
処理を含むものとなつている。
したがつて、時間的処理は、OSC６からのク
ロツクパルスCLKCを基準として実行され、これ
の周波数変化、発振不安定等が生ずれば、時間的
処理の結果に誤りを生じ、制御状況が危険側とな
るおそれを招来するため、別途に監視用のクロツ
クパルスCLKSを発生するOSC７を設け、これに
よつてクロツクパルスCLKCと同一周波数のクロ
ツクパルスCLKSを発生しており、これをCPU１
１，１2の各々と対応するカウンタ（以下、CUT）
８1，８2へ各個与え、これによつてクロツクパル
スCLKSのカウントを各個に行なわせている。
ロツクパルスCLKCを基準として実行され、これ
の周波数変化、発振不安定等が生ずれば、時間的
処理の結果に誤りを生じ、制御状況が危険側とな
るおそれを招来するため、別途に監視用のクロツ
クパルスCLKSを発生するOSC７を設け、これに
よつてクロツクパルスCLKCと同一周波数のクロ
ツクパルスCLKSを発生しており、これをCPU１
１，１2の各々と対応するカウンタ（以下、CUT）
８1，８2へ各個与え、これによつてクロツクパル
スCLKSのカウントを各個に行なわせている。
一方、CPU１1，１2は、クロツクパルスCLKC
に基づくタイマー処理により一定周期のタイミン
グを規定し、これに応じてCUT８1，８2の各カ
ウント値をチエツクすると共に、CUT８1，８2
に対しリセツトおよびカウントの再開を指令して
おり、CUT８1，８2は一定周期毎にクロツクパ
ルスCLKSのカウントを反復することにより、ク
ロツクパルスCLKCとCLKSとの周波数が同一で
あれば、一定周期間の各カウント値が常に一定で
あるのに対し、クロツクパルスCLKCの発生状況
に異常を生ずれば一定周期が変動し、これに応じ
てチエツク時点の各カウント値が一定外となるた
め、これによつてクロツクパルスCLKCの異常を
判断するものとなつている。
に基づくタイマー処理により一定周期のタイミン
グを規定し、これに応じてCUT８1，８2の各カ
ウント値をチエツクすると共に、CUT８1，８2
に対しリセツトおよびカウントの再開を指令して
おり、CUT８1，８2は一定周期毎にクロツクパ
ルスCLKSのカウントを反復することにより、ク
ロツクパルスCLKCとCLKSとの周波数が同一で
あれば、一定周期間の各カウント値が常に一定で
あるのに対し、クロツクパルスCLKCの発生状況
に異常を生ずれば一定周期が変動し、これに応じ
てチエツク時点の各カウント値が一定外となるた
め、これによつてクロツクパルスCLKCの異常を
判断するものとなつている。
また、CUT８1，８2の各カウント値を含む母
線５1，５2の各データビツトは比較器（以下、
CMP）９により常時比較されており、両入力の
一致に応じて交番信号を送出し、これをＩ／Ｏ４
１，４2へ与えＩ／Ｏ４1，４2の出力データを交番
信号状としているが、両入力の不一致に応じて交
番信号を一定レベルへ固定するため、Ｉ／Ｏ４1，
４2の出力データも一定レベルとなり、出力デー
タを受取る回路において、交番信号を整流し制御
出力としていることにより、CPU１1，１2の制御
動作に不一致を生ずれば制御出力が消滅し、リレ
ー等が必ず復旧して制御状況が安全側となる。
線５1，５2の各データビツトは比較器（以下、
CMP）９により常時比較されており、両入力の
一致に応じて交番信号を送出し、これをＩ／Ｏ４
１，４2へ与えＩ／Ｏ４1，４2の出力データを交番
信号状としているが、両入力の不一致に応じて交
番信号を一定レベルへ固定するため、Ｉ／Ｏ４1，
４2の出力データも一定レベルとなり、出力デー
タを受取る回路において、交番信号を整流し制御
出力としていることにより、CPU１1，１2の制御
動作に不一致を生ずれば制御出力が消滅し、リレ
ー等が必ず復旧して制御状況が安全側となる。
しかし、第４図の構成においては、CUT８1，
８2を２個必要とし、構成が複雑化すると共に、
CUT８1，８2のカウント値に１カウントの差で
も発生すれば、実用上特に支障のない場合であつ
てもCMP９の交番信号が一定レベルとなり、制
御動作の停止が必要以上に行なわれる問題を生じ
ている。
８2を２個必要とし、構成が複雑化すると共に、
CUT８1，８2のカウント値に１カウントの差で
も発生すれば、実用上特に支障のない場合であつ
てもCMP９の交番信号が一定レベルとなり、制
御動作の停止が必要以上に行なわれる問題を生じ
ている。
前述の問題を解決するため、本発明はつぎの手
段により構成するものとなつている。
段により構成するものとなつている。
すなわち、上述の制御装置において、共通のク
ロツクパルスと同一周波数の監視用クロツクパル
スを別途に発生し、この監視用クロツクパルスを
プリセツタブルカウンタによりカウントすると共
に、共通のクロツクパルスに基づく一定周期毎の
タイミングにより前記カウンタへ交互に異なる初
期値をプリセツトし、このプリセツトの直前にお
ける前記カウンタのカウント値と初期値へ一定周
期の間の監視用クロツクパルスによるカウント数
を加算した値とを比較し、この比較結果の不一致
により共通のクロツクパルスに異常の生じたもの
と判断している。
ロツクパルスと同一周波数の監視用クロツクパル
スを別途に発生し、この監視用クロツクパルスを
プリセツタブルカウンタによりカウントすると共
に、共通のクロツクパルスに基づく一定周期毎の
タイミングにより前記カウンタへ交互に異なる初
期値をプリセツトし、このプリセツトの直前にお
ける前記カウンタのカウント値と初期値へ一定周
期の間の監視用クロツクパルスによるカウント数
を加算した値とを比較し、この比較結果の不一致
により共通のクロツクパルスに異常の生じたもの
と判断している。
したがつて、一定周期毎のカウント値が交互に
異なり、プリセツタブルカウンタおよび監視用ク
ロツクパルスの異常も監視できると共に、これら
および共通のクロツクパルスが正常であれば、一
定周期毎のカウント値が常に予測値どおりとなる
のに対し、共通のクロツクパルスに異常を生ずれ
ばカウント値と予測値とが不一致となる。
異なり、プリセツタブルカウンタおよび監視用ク
ロツクパルスの異常も監視できると共に、これら
および共通のクロツクパルスが正常であれば、一
定周期毎のカウント値が常に予測値どおりとなる
のに対し、共通のクロツクパルスに異常を生ずれ
ばカウント値と予測値とが不一致となる。
以下、実施例を示す図によつて本発明の詳細を
説明する。
説明する。
第１図は構成を示すブロツク図であり、第４図
とほぼ同様であるが、共通のクロツクパルス
CLKCと同一周波数の監視用クロツクパルス
CLKSを別途に発生するOSC７の出力は、プリセ
ツタブルカウンタ（以下、PCT）１１へ与えら
れ、これがクロツクパルスCLKSのカウントを行
なうものになつていると共に、PCT１１と母線
５1，５2との間には、双方向および単方向のバツ
フア回路（以下、BAF）１２，１３が各個に挿
入されている。
とほぼ同様であるが、共通のクロツクパルス
CLKCと同一周波数の監視用クロツクパルス
CLKSを別途に発生するOSC７の出力は、プリセ
ツタブルカウンタ（以下、PCT）１１へ与えら
れ、これがクロツクパルスCLKSのカウントを行
なうものになつていると共に、PCT１１と母線
５1，５2との間には、双方向および単方向のバツ
フア回路（以下、BAF）１２，１３が各個に挿
入されている。
第２図は、第１図における各部の動作状況およ
び波形を示すタイミングチヤートであり、この例
では、CPU１1がクロツクパルスCLKCに基づく
タイマー処理により一定周期Ｔのタイミングａを
定め、これに応ずる割込処理により、PCT１１
に対しBAF１２を介して異なる初期値Ａまたは
Ｂを一定周期Ｔ毎にプリセツトすると共に、この
プリセツト直前におけるPCT１１のカウント値
をCPU１1，１2が各々BAF１２，１３を介して
交互に読込み、カウント値のチエツクを行なうも
のとなつている。
び波形を示すタイミングチヤートであり、この例
では、CPU１1がクロツクパルスCLKCに基づく
タイマー処理により一定周期Ｔのタイミングａを
定め、これに応ずる割込処理により、PCT１１
に対しBAF１２を介して異なる初期値Ａまたは
Ｂを一定周期Ｔ毎にプリセツトすると共に、この
プリセツト直前におけるPCT１１のカウント値
をCPU１1，１2が各々BAF１２，１３を介して
交互に読込み、カウント値のチエツクを行なうも
のとなつている。
したがつて、タイミングａ毎にPCT１１へ初
期値ＡおよびＢが交互にプリセツトされ、これを
基準としてPCT１１がクロツクパルスCLKSｂの
カウントを一定周期Ｔの間行ない、これを反復す
るものとなり、この間のカウント数をｎとすれ
ば、PCT１１のカウント内容をｃに示すとおり、
初期値Ａがプリセツトされた一定周期Ｔの終了す
る直前ではカウント値がＡ＋ｎ、初期値Ｂがプリ
セツトされた一定周期Ｔの終了する直前ではカウ
ント値がＢ＋ｎとなり、プリセツト値に応じてＡ
＋ｎまたはＢ＋ｎを予測値として用い、この予測
値とカウント値とを比較し、一致していれば正
常、不一致であればクロツクパルスCLKCの異常
またはOSC７乃至PCT１１の異常と判断できる。
期値ＡおよびＢが交互にプリセツトされ、これを
基準としてPCT１１がクロツクパルスCLKSｂの
カウントを一定周期Ｔの間行ない、これを反復す
るものとなり、この間のカウント数をｎとすれ
ば、PCT１１のカウント内容をｃに示すとおり、
初期値Ａがプリセツトされた一定周期Ｔの終了す
る直前ではカウント値がＡ＋ｎ、初期値Ｂがプリ
セツトされた一定周期Ｔの終了する直前ではカウ
ント値がＢ＋ｎとなり、プリセツト値に応じてＡ
＋ｎまたはＢ＋ｎを予測値として用い、この予測
値とカウント値とを比較し、一致していれば正
常、不一致であればクロツクパルスCLKCの異常
またはOSC７乃至PCT１１の異常と判断できる。
なお、初期値をＡまたはＢのみとすれば、Ａ＋
ｎまたはＢ＋ｎのカウント値となつたときに
PCT１１がカウントを停止した場合、OSC７乃
至PCT１１の異常であるにもかかわらずカウン
ト値と予測値とが常に一致し、これらの異常が判
断不能となる。
ｎまたはＢ＋ｎのカウント値となつたときに
PCT１１がカウントを停止した場合、OSC７乃
至PCT１１の異常であるにもかかわらずカウン
ト値と予測値とが常に一致し、これらの異常が判
断不能となる。
第３図は、CPU１1が行なう割込処理のフロー
チヤートであり、第２図のタイミングａに応じて
実行され、BAF１２を介する「PCTのカウント
値NC読込み」１０１を行なつてから、後述の
「偶数フラグ・セツト？」１０２をチエツクし、
これがＹ（YES）であれば初期値Ａのプリセツト
された一定周期であるため、「NC＝Ａ＋ｎ？」１
１１を判断し、これがＹのときは正常であり、
「偶数フラグ・リセツト」１１２を行なつてから
「PCTへＢプリセツト」１１３を行ない、主ルー
チンへ復帰する。
チヤートであり、第２図のタイミングａに応じて
実行され、BAF１２を介する「PCTのカウント
値NC読込み」１０１を行なつてから、後述の
「偶数フラグ・セツト？」１０２をチエツクし、
これがＹ（YES）であれば初期値Ａのプリセツト
された一定周期であるため、「NC＝Ａ＋ｎ？」１
１１を判断し、これがＹのときは正常であり、
「偶数フラグ・リセツト」１１２を行なつてから
「PCTへＢプリセツト」１１３を行ない、主ルー
チンへ復帰する。
一方、ステツプ１０２がＮ（NO）のときは、
初期値Ｂのプリセツトされた一定周期であり、
「NC＝Ｂ＋ｎ？」１２１を判断し、これがＹであ
れば正常なため、「偶数フラグ・セツト」１２３
を行ない、「PCTへＡプリセツト」１２４を行な
つてから主ルーチンへ復帰する。
初期値Ｂのプリセツトされた一定周期であり、
「NC＝Ｂ＋ｎ？」１２１を判断し、これがＹであ
れば正常なため、「偶数フラグ・セツト」１２３
を行ない、「PCTへＡプリセツト」１２４を行な
つてから主ルーチンへ復帰する。
以上に対し、ステツプ１１１または１２１によ
る比較結果が不一致であり、いずれかがＮとなれ
ば「異常処理」１３１へ移行し、制御停止、警報
表示等を行なう。
る比較結果が不一致であり、いずれかがＮとなれ
ば「異常処理」１３１へ移行し、制御停止、警報
表示等を行なう。
なお、CPU１2においては、プリセツトを行な
わずともよいが、CMP９との関係上、同一処理
とすればよい。
わずともよいが、CMP９との関係上、同一処理
とすればよい。
したがつて、単一のPCT１１により十分目的
が達せられると共に、複数のカウンタを用いてい
ないため、必要以上の制御停止を生ぜず、制御状
況が安定となる。
が達せられると共に、複数のカウンタを用いてい
ないため、必要以上の制御停止を生ぜず、制御状
況が安定となる。
ただし、CPU１1，１2乃至Ｉ／Ｏ４1，４2の構
成を３組以上の多重プロセツサ・システムとした
場合にも適用できると共に、一定周期Ｔのタイミ
ングを別途のタイマーにより行ない、これをクロ
ツクパルスCLKCにより動作させてもよく、カウ
ント値の比較に許容範囲を設けてもよい等、種々
の変形が自在である。
成を３組以上の多重プロセツサ・システムとした
場合にも適用できると共に、一定周期Ｔのタイミ
ングを別途のタイマーにより行ない、これをクロ
ツクパルスCLKCにより動作させてもよく、カウ
ント値の比較に許容範囲を設けてもよい等、種々
の変形が自在である。
以上の説明により明らかなとおり本発明によれ
ば、簡単かつ安価な構成により、共通のクロツク
パルスに対する監視が確実になされると共に、み
だりに制御停止を生ぜず、共通のクロツクパルス
により動作する複数のCPUを備え、時間的処理
を行なう各種の制御装置において顕著な効果が得
られる。
ば、簡単かつ安価な構成により、共通のクロツク
パルスに対する監視が確実になされると共に、み
だりに制御停止を生ぜず、共通のクロツクパルス
により動作する複数のCPUを備え、時間的処理
を行なう各種の制御装置において顕著な効果が得
られる。
第１図乃至第３図は本発明の実施例を示し、第
１図はブロツク図、第２図は第１図における各部
の動作状況を示すタイミングチヤート、第３図は
割込処理のフローチヤート、第４図は従来例のブ
ロツク図である。 １1，１2……CPU（プロセツサ）、２1，２2……
ROM（固定メモリ）、３1，３2……RAM（可変メ
モリ）、６，７……OSC（発振器）、１１……PCT
（プリセツタブルカウンタ）、CLKC，CLKS……
クロツクパルス、Ｔ……一定周期、Ａ，Ｂ……初
期値。
１図はブロツク図、第２図は第１図における各部
の動作状況を示すタイミングチヤート、第３図は
割込処理のフローチヤート、第４図は従来例のブ
ロツク図である。 １1，１2……CPU（プロセツサ）、２1，２2……
ROM（固定メモリ）、３1，３2……RAM（可変メ
モリ）、６，７……OSC（発振器）、１１……PCT
（プリセツタブルカウンタ）、CLKC，CLKS……
クロツクパルス、Ｔ……一定周期、Ａ，Ｂ……初
期値。
Claims (1)
- １ 複数のプロセツサを備え、共通のクロツクパ
ルスにより前記各プロセツサが同一の時間的処理
を互いに同期して行なう制御装置において、前記
クロツクパルスと同一周波数の監視用クロツクパ
ルスを別途に発生し、該監視用クロツクパルスを
プロセツタブルカウンタによりカウントすると共
に、前記共通のクロツクパルスに基づく一定周期
毎のタイミングにより前記カウンタへ交互に異な
る初期値をプリセツトし、該プリセツトの直前に
おける前記カウンタのカウント値と前記初期値へ
前記一定周期の間の監視用クロツクパルスによる
カウント数を加算した値とを比較し、該比較結果
の不一致により前記共通のクロツクパルスに異常
の生じたものと判断することを特徴とした制御装
置のクロツクパルス監視方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61247640A JPS63101917A (ja) | 1986-10-20 | 1986-10-20 | 制御装置のクロツクパルス監視方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61247640A JPS63101917A (ja) | 1986-10-20 | 1986-10-20 | 制御装置のクロツクパルス監視方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63101917A JPS63101917A (ja) | 1988-05-06 |
| JPH0434170B2 true JPH0434170B2 (ja) | 1992-06-05 |
Family
ID=17166504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61247640A Granted JPS63101917A (ja) | 1986-10-20 | 1986-10-20 | 制御装置のクロツクパルス監視方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63101917A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100359726B1 (ko) * | 1999-11-23 | 2002-11-04 | 엘지전자 주식회사 | 클럭주기의 개수를 이용한 클럭 감시 장치 |
-
1986
- 1986-10-20 JP JP61247640A patent/JPS63101917A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63101917A (ja) | 1988-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60263235A (ja) | マイクロコンピユ−タシステム | |
| GB2065939A (en) | Arrangement having a programmabel electrical circuit and monitoring menas | |
| JPH0463417B2 (ja) | ||
| JP3714141B2 (ja) | 電子制御システムの暴走監視装置 | |
| JPH0434170B2 (ja) | ||
| JPH06168163A (ja) | Ｃｐｕ監視方法及びｃｐｕ監視装置 | |
| US4710928A (en) | Method and apparatus for detecting the uncontrollable operation of a control system | |
| JPS622685Y2 (ja) | ||
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPH04182743A (ja) | マイクロプロセッサの再起動方法 | |
| JPS61226843A (ja) | 割込み異常検出装置 | |
| JPS5983438A (ja) | プログラム異常検出方式 | |
| JPS60262252A (ja) | マイクロプロセツサ暴走監視方式 | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JP2000035903A (ja) | マイクロコンピュータの暴走監視装置 | |
| JPH0110653Y2 (ja) | ||
| JP5768434B2 (ja) | 相互監視システム | |
| JPS5868166A (ja) | プロセツサ異常監視装置 | |
| JPH09237205A (ja) | プログラム暴走検出装置 | |
| JPH02105946A (ja) | アドレスバスによるｃｐｕ動作の監視方式 | |
| JPS60100235A (ja) | 自己診断回路 | |
| JPH02134225A (ja) | 射出成形機に用いられる制御装置 | |
| JPS60191340A (ja) | 演算処理装置の監視装置 | |
| JPH04259045A (ja) | ウオッチドッグタイマ監視方式 | |
| JPH04324537A (ja) | マイクロコンピュータの暴走防止回路および暴走防止方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |