JPH04342178A - 焦電型固体撮像装置 - Google Patents
焦電型固体撮像装置Info
- Publication number
- JPH04342178A JPH04342178A JP3142357A JP14235791A JPH04342178A JP H04342178 A JPH04342178 A JP H04342178A JP 3142357 A JP3142357 A JP 3142357A JP 14235791 A JP14235791 A JP 14235791A JP H04342178 A JPH04342178 A JP H04342178A
- Authority
- JP
- Japan
- Prior art keywords
- pyroelectric
- charges
- read
- imaging device
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は固体撮像装置に係り，特
に赤外線画像を撮像する固体撮像装置に関するものであ
る。
に赤外線画像を撮像する固体撮像装置に関するものであ
る。
【０００２】
【従来の技術】焦電型赤外線センサーでは可視光センサ
ーとは異なりＧｅなどの赤外線光学材料を使用した光学
レンズを用いて赤外線画像を結像する。赤外線は熱とし
て焦電膜に吸収され，膜面には赤外線画像に対応した温
度変化分布が生じる。焦電膜の分極は温度上昇によって
減少するため，その焦電効果によって温度変化分布が膜
の表面電荷分布に変換される。焦電効果は誘電体の時間
的温度変化によるものであるから，静止物体の撮像には
固体撮像素子の前面に赤外光を時間的に断続するチョッ
パーを設ける必要がある。赤外光の時間的断続によって
焦電膜の温度が△Ｔだけ変化した時，焦電係数をＰＴと
すると膜面に誘起する電荷量△ＱはＰＴ・△Ｔとなる。 △Ｑは分極の増減によるものであるから，焦電膜の両側
に誘起する電荷量の絶対値は等しく，符号は逆である。
ーとは異なりＧｅなどの赤外線光学材料を使用した光学
レンズを用いて赤外線画像を結像する。赤外線は熱とし
て焦電膜に吸収され，膜面には赤外線画像に対応した温
度変化分布が生じる。焦電膜の分極は温度上昇によって
減少するため，その焦電効果によって温度変化分布が膜
の表面電荷分布に変換される。焦電効果は誘電体の時間
的温度変化によるものであるから，静止物体の撮像には
固体撮像素子の前面に赤外光を時間的に断続するチョッ
パーを設ける必要がある。赤外光の時間的断続によって
焦電膜の温度が△Ｔだけ変化した時，焦電係数をＰＴと
すると膜面に誘起する電荷量△ＱはＰＴ・△Ｔとなる。 △Ｑは分極の増減によるものであるから，焦電膜の両側
に誘起する電荷量の絶対値は等しく，符号は逆である。
【０００３】図６は従来の赤外線画像を撮像する焦電型
固体撮像装置の画素部を等価的に示した図である。焦電
素子はコンデンサと電流源により表現されている。焦電
素子の両端を短絡させて初期電圧Ｖｉｎｉｔにするため
に，リセット・トランジスタＭＲ１，ＭＲ２が接続され
ている。容量素子として信号の積分を行うダイオードＤ
１，Ｄ２に蓄積された電荷は読み出しトランジスタＭＹ
１，ＭＹ２のゲートＹＧ１，ＹＧ２の制御により結合部
を経てＣＣＤに転送される。２０−１，２０−２はＣＣ
Ｄの転送単位を示している。
固体撮像装置の画素部を等価的に示した図である。焦電
素子はコンデンサと電流源により表現されている。焦電
素子の両端を短絡させて初期電圧Ｖｉｎｉｔにするため
に，リセット・トランジスタＭＲ１，ＭＲ２が接続され
ている。容量素子として信号の積分を行うダイオードＤ
１，Ｄ２に蓄積された電荷は読み出しトランジスタＭＹ
１，ＭＹ２のゲートＹＧ１，ＹＧ２の制御により結合部
を経てＣＣＤに転送される。２０−１，２０−２はＣＣ
Ｄの転送単位を示している。
【０００４】図８は焦電素子の一端に接続されたリセッ
ト・トランジスタＭＲ１，ダイオードＤ１，読み出しト
ランジスタＭＹ１，結合部ＭＣ，ＣＣＤに沿った断面図
である。
ト・トランジスタＭＲ１，ダイオードＤ１，読み出しト
ランジスタＭＹ１，結合部ＭＣ，ＣＣＤに沿った断面図
である。
【０００５】図９は焦電素子の他の一端についての同様
な構造についての断面図である。
な構造についての断面図である。
【０００６】このように本従来例では焦電素子から信号
を読み出すために各画素ごとに２系統の信号転送機構を
有している。１はｐ−形半導体基板，２はＣＣＤチャネ
ル用ｎ−拡散層，３−１は配線も兼ねたリセット・ドレ
インＲＤ用ｎ＋拡散層，３−３は焦電膜１２の下面と接
続する信号積分ダイオードＤ１形成用のｎ＋形拡散層，
３−４は焦電膜１２の上面と接続する信号積分ダイオー
ドＤ２形成用のｎ＋形拡散層である。４−１，４−２は
それぞれ焦電膜１２の下面および上面を初期電圧Ｖｉｎ
ｉｔに設定するためのリセット・トランジスタＭＲ１，
ＭＲ２のチャネル用Ｐ形拡散層，９−１，９−２はそれ
ぞれＭＲ１，ＭＲ２のゲート電極である。５はチャネル
ストッパ用ｐ＋形拡散層，６は絶緑分離用ＳｉＯ２，８
−１，８−２はそれぞれＤ１，Ｄ２を読み出し電圧Ｖｒ
ｅａｄに設定するための読み出しゲートＹＧ１，ＹＧ２
，２１はダイオードＤ１，Ｄ２からの２つの信号の流れ
を一本にまとめてＣＣＤチャネル２に転送するための結
合ゲートＣＧであり，ＹＧ１，ＹＧ２およびＣＣＤゲー
ト７と若干重なりを持ったＹ字形のゲート電極である。 １１−４，１１−５はそれぞれＹＧ１，ＹＧ２と接続す
る第一層目のＡｌ層，１０および１４はＳｉＯ２もしく
はポリイミドのような層間絶縁膜，１３はニクロム等の
熱吸収膜，１５は配線および遮光用の第二層目のＡｌ層
である。
を読み出すために各画素ごとに２系統の信号転送機構を
有している。１はｐ−形半導体基板，２はＣＣＤチャネ
ル用ｎ−拡散層，３−１は配線も兼ねたリセット・ドレ
インＲＤ用ｎ＋拡散層，３−３は焦電膜１２の下面と接
続する信号積分ダイオードＤ１形成用のｎ＋形拡散層，
３−４は焦電膜１２の上面と接続する信号積分ダイオー
ドＤ２形成用のｎ＋形拡散層である。４−１，４−２は
それぞれ焦電膜１２の下面および上面を初期電圧Ｖｉｎ
ｉｔに設定するためのリセット・トランジスタＭＲ１，
ＭＲ２のチャネル用Ｐ形拡散層，９−１，９−２はそれ
ぞれＭＲ１，ＭＲ２のゲート電極である。５はチャネル
ストッパ用ｐ＋形拡散層，６は絶緑分離用ＳｉＯ２，８
−１，８−２はそれぞれＤ１，Ｄ２を読み出し電圧Ｖｒ
ｅａｄに設定するための読み出しゲートＹＧ１，ＹＧ２
，２１はダイオードＤ１，Ｄ２からの２つの信号の流れ
を一本にまとめてＣＣＤチャネル２に転送するための結
合ゲートＣＧであり，ＹＧ１，ＹＧ２およびＣＣＤゲー
ト７と若干重なりを持ったＹ字形のゲート電極である。 １１−４，１１−５はそれぞれＹＧ１，ＹＧ２と接続す
る第一層目のＡｌ層，１０および１４はＳｉＯ２もしく
はポリイミドのような層間絶縁膜，１３はニクロム等の
熱吸収膜，１５は配線および遮光用の第二層目のＡｌ層
である。
【０００７】図１０は従来例の動作を説明するパルスタ
イミング図，図１１および図１２は図１０の時刻ｔ１〜
ｔ５における図８および図９に対応した表面ポテンシャ
ルである。斜線部分は電子で充満していることを示して
いる。以下，チョッパを開いて素子面に入射赤外光を当
て焦電膜の温度が上昇した時，焦電効果によって焦電膜
１２の下面に負電荷が誘起するように分極処理をした場
合についての動作を説明する。
イミング図，図１１および図１２は図１０の時刻ｔ１〜
ｔ５における図８および図９に対応した表面ポテンシャ
ルである。斜線部分は電子で充満していることを示して
いる。以下，チョッパを開いて素子面に入射赤外光を当
て焦電膜の温度が上昇した時，焦電効果によって焦電膜
１２の下面に負電荷が誘起するように分極処理をした場
合についての動作を説明する。
【０００８】図１０の時刻ｔ１で示したように，垂直帰
線期間（Ｖ−ＢＬＫ）においてチョッパが開いた状態に
変わる間，リセットゲート（ＲＧ）に電圧ＶＧＨを印加
してＭＲ１，ＭＲ２をＯＮ状態とし，焦電膜１２の両面
を短絡して電圧をＶｉｎｉｔにセットする。ＲＧに電圧
ＶＧＬを印加してＭＲ１，ＭＲ２をＯＦＦ状態にすると
，ＹＧ１，ＹＧ２のゲート下のチャネルがＯＦＦ状態に
なっているため，フローティング状態になった信号積分
用ダイオードＤ１，Ｄ２では信号積分を開始する。温度
上昇により焦電膜の下面に負電荷，上面に正電荷が誘起
するため，図１０の時刻ｔ２では図１１，図１２のよう
にＤ１の電位は低下し，Ｄ２の電位は上昇する。時刻ｔ
３ではＤ１からＣＣＤ２０−１へ電荷を転送するためＹ
Ｇ１，ＣＧにそれぞれＶＹＨ，ＶＣＨを印加し，ゲート
下のチャネルを開く。この時の電荷量ＱｒｅａｄはＶｉ
ｎｉｔとＶｒｅａｄによって決まるバイアス電荷量Ｑｂ
ｉａｓと焦電膜１２の下面に誘起した電荷量Ｑｓｉｇと
によってＱｂｉａｓ＋Ｑｓｉｇとなる。 Ｖｒｅａｄはゲート印加電圧ＶＹＨとＹＧ１のしきい値
電圧で決まる。ダイオードの電圧がＶｒｅａｄになり電
荷転送が終了すると，ＹＧ１，ＣＧにそれぞれＶＹＬ，
ＶＣＬを印加し，ゲート下のチャネルを閉じる。次にＣ
ＣＤを駆動して１ビット分シフトさせ，電荷Ｑｒｅａｄ
は第５図のＣＣＤ２０−１から隣の転送単位２０−２に
移動する。時刻ｔ４ではＹＧ２，ＣＧのチャネルを開き
，ダイオードＤ２からＣＣＤ２０−１へ電荷を転送する
。この時の電荷量Ｑ′ｒｅａｄは焦電膜の上面に誘起し
た電荷量Ｑ′ｓｉｇによりＱｂｉａｓ−Ｑ′ｓｉｇとな
る。ＹＧ２，ＣＧのチャネルを閉じた後，時刻ｔ５では
時刻ｔ１と同様にＭＲ１，ＭＲ２をＯＮ状態にしてダイ
オードＤ１，Ｄ２の電圧をＶｉｎｉｔに再設定する。チ
ョッパを閉じて赤外光を遮断すると焦電膜の温度が低下
するため，これまでとは逆の符号の電荷が焦電膜の表面
に誘起する。この信号積分中にＣＣＤへ転送していた電
荷を順次走査し，撮像素子から取り出す。時刻ｔ３では
ＹＧ１，ＣＧのチャネルを開いたが，時刻ｔ６ではＹＧ
２，ＣＧのチャネルを開いてダイオードＤ２の電荷から
先に読み出す。この時の電荷量Ｑ″ｒｅａｄはチョッパ
を閉じているので焦電膜の上面に負の電荷量Ｑ″ｓｉｇ
が誘起し，Ｑｂｉａｓｔ＋Ｑ″ｓｉｇとなる。ＣＣＤを
１ビットシフトさせ，時刻ｔ７でＹＧ１，ＣＧのチャネ
ルを開き電荷を読み出す。この時の電荷量Ｑ′″ｒｅａ
ｄは焦電膜の下面に誘起した正の電荷量Ｑ′″ｓｉｇに
よりＱｂｉａｓ−Ｑ′″ｓｉｇとなる。このように信号
読み出し時にＹＧ１のチャネルを先に閉くフィールドと
ＹＧ２のチャネルを先に開くフィールドをチョッパの周
期に対応させて設けてゆけば，撮像素子からはＱｂｉａ
ｓ＋Ｑｓｉｇ又はＱｂｉａｓ＋Ｑ″ｓｉｇ，の次にそれ
ぞれＱｂｉａｓ−Ｑ′ｓｉｇ又はＱｂｉａｓ−Ｑ′″ｓ
ｉｇに相当する信号列を出力できる。そこで外部回路に
よってＱｒｅａｄ又はＱ′ｒｅａｄからその後に続いて
出力されるＱ″ｒｅａｄ又はＱ′″ｒｅａｄを引けばＱ
ｓｉｇ＋Ｑ′ｓｉｇ又はＱ″ｓｉｇ＋Ｑ′″ｓｉｇが得
られ，バイアス電荷Ｑｂｉａｓを各画素単位で除去でき
る。
線期間（Ｖ−ＢＬＫ）においてチョッパが開いた状態に
変わる間，リセットゲート（ＲＧ）に電圧ＶＧＨを印加
してＭＲ１，ＭＲ２をＯＮ状態とし，焦電膜１２の両面
を短絡して電圧をＶｉｎｉｔにセットする。ＲＧに電圧
ＶＧＬを印加してＭＲ１，ＭＲ２をＯＦＦ状態にすると
，ＹＧ１，ＹＧ２のゲート下のチャネルがＯＦＦ状態に
なっているため，フローティング状態になった信号積分
用ダイオードＤ１，Ｄ２では信号積分を開始する。温度
上昇により焦電膜の下面に負電荷，上面に正電荷が誘起
するため，図１０の時刻ｔ２では図１１，図１２のよう
にＤ１の電位は低下し，Ｄ２の電位は上昇する。時刻ｔ
３ではＤ１からＣＣＤ２０−１へ電荷を転送するためＹ
Ｇ１，ＣＧにそれぞれＶＹＨ，ＶＣＨを印加し，ゲート
下のチャネルを開く。この時の電荷量ＱｒｅａｄはＶｉ
ｎｉｔとＶｒｅａｄによって決まるバイアス電荷量Ｑｂ
ｉａｓと焦電膜１２の下面に誘起した電荷量Ｑｓｉｇと
によってＱｂｉａｓ＋Ｑｓｉｇとなる。 Ｖｒｅａｄはゲート印加電圧ＶＹＨとＹＧ１のしきい値
電圧で決まる。ダイオードの電圧がＶｒｅａｄになり電
荷転送が終了すると，ＹＧ１，ＣＧにそれぞれＶＹＬ，
ＶＣＬを印加し，ゲート下のチャネルを閉じる。次にＣ
ＣＤを駆動して１ビット分シフトさせ，電荷Ｑｒｅａｄ
は第５図のＣＣＤ２０−１から隣の転送単位２０−２に
移動する。時刻ｔ４ではＹＧ２，ＣＧのチャネルを開き
，ダイオードＤ２からＣＣＤ２０−１へ電荷を転送する
。この時の電荷量Ｑ′ｒｅａｄは焦電膜の上面に誘起し
た電荷量Ｑ′ｓｉｇによりＱｂｉａｓ−Ｑ′ｓｉｇとな
る。ＹＧ２，ＣＧのチャネルを閉じた後，時刻ｔ５では
時刻ｔ１と同様にＭＲ１，ＭＲ２をＯＮ状態にしてダイ
オードＤ１，Ｄ２の電圧をＶｉｎｉｔに再設定する。チ
ョッパを閉じて赤外光を遮断すると焦電膜の温度が低下
するため，これまでとは逆の符号の電荷が焦電膜の表面
に誘起する。この信号積分中にＣＣＤへ転送していた電
荷を順次走査し，撮像素子から取り出す。時刻ｔ３では
ＹＧ１，ＣＧのチャネルを開いたが，時刻ｔ６ではＹＧ
２，ＣＧのチャネルを開いてダイオードＤ２の電荷から
先に読み出す。この時の電荷量Ｑ″ｒｅａｄはチョッパ
を閉じているので焦電膜の上面に負の電荷量Ｑ″ｓｉｇ
が誘起し，Ｑｂｉａｓｔ＋Ｑ″ｓｉｇとなる。ＣＣＤを
１ビットシフトさせ，時刻ｔ７でＹＧ１，ＣＧのチャネ
ルを開き電荷を読み出す。この時の電荷量Ｑ′″ｒｅａ
ｄは焦電膜の下面に誘起した正の電荷量Ｑ′″ｓｉｇに
よりＱｂｉａｓ−Ｑ′″ｓｉｇとなる。このように信号
読み出し時にＹＧ１のチャネルを先に閉くフィールドと
ＹＧ２のチャネルを先に開くフィールドをチョッパの周
期に対応させて設けてゆけば，撮像素子からはＱｂｉａ
ｓ＋Ｑｓｉｇ又はＱｂｉａｓ＋Ｑ″ｓｉｇ，の次にそれ
ぞれＱｂｉａｓ−Ｑ′ｓｉｇ又はＱｂｉａｓ−Ｑ′″ｓ
ｉｇに相当する信号列を出力できる。そこで外部回路に
よってＱｒｅａｄ又はＱ′ｒｅａｄからその後に続いて
出力されるＱ″ｒｅａｄ又はＱ′″ｒｅａｄを引けばＱ
ｓｉｇ＋Ｑ′ｓｉｇ又はＱ″ｓｉｇ＋Ｑ′″ｓｉｇが得
られ，バイアス電荷Ｑｂｉａｓを各画素単位で除去でき
る。
【０００９】このような焦電型固体撮像装置の構造およ
び駆動方法は，例えば特願平１−２４２０１６，特願平
２−１１７５８８明細書に記載されている。
び駆動方法は，例えば特願平１−２４２０１６，特願平
２−１１７５８８明細書に記載されている。
【００１０】
【発明が解決しようとする課題】本従来例では焦電膜の
上面および下面に誘起した電荷を共に信号として利用し
，チョッパの開閉期間によらず，撮像素子から先に出力
された信号からその後に出力される信号を引けば単位画
素ごとにバイアス電荷をキャンセルできるという利点を
持つ反面，信号読み出しにＹＧ１，ＹＧ２，ＣＧの３つ
のゲートを独立に駆動する必要があり，その読み出し動
作や画素部の構造が複雑であるため歩留が低下してしま
う。本発明の目的は画素部の構造，動作を簡略にした固
体撮像装置を提供することにある。
上面および下面に誘起した電荷を共に信号として利用し
，チョッパの開閉期間によらず，撮像素子から先に出力
された信号からその後に出力される信号を引けば単位画
素ごとにバイアス電荷をキャンセルできるという利点を
持つ反面，信号読み出しにＹＧ１，ＹＧ２，ＣＧの３つ
のゲートを独立に駆動する必要があり，その読み出し動
作や画素部の構造が複雑であるため歩留が低下してしま
う。本発明の目的は画素部の構造，動作を簡略にした固
体撮像装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明は上記の目的を達
成するため，焦電膜の上面と下面に誘起する電荷をそれ
ぞれ別の容量素子に蓄積し，各々の容量素子について初
期電圧設定素子，および読み出し電圧設定素子を設け，
各々の読み出し電圧設定素子を前記の対を成す電荷が同
一の信号電荷転送素子の互いに隣接もしくは複数単位隔
てた転送単位に転送されるように設けたものである。
成するため，焦電膜の上面と下面に誘起する電荷をそれ
ぞれ別の容量素子に蓄積し，各々の容量素子について初
期電圧設定素子，および読み出し電圧設定素子を設け，
各々の読み出し電圧設定素子を前記の対を成す電荷が同
一の信号電荷転送素子の互いに隣接もしくは複数単位隔
てた転送単位に転送されるように設けたものである。
【００１２】
【作用】その結果，図７のような結合部ＭＣは不要にな
り，読み出しゲートをＹＧ１，ＹＧ２に分ける必要もな
くなったため画素部の構造，読み出し動作が簡略化し，
歩留が向上する。
り，読み出しゲートをＹＧ１，ＹＧ２に分ける必要もな
くなったため画素部の構造，読み出し動作が簡略化し，
歩留が向上する。
【００１３】
【実施例】以下，実施例を用いて本発明を説明する。図
１は本発明の焦電型固体撮像装置の単位画素の等価回路
図である。焦電素子の両端を短絡させて初期電圧Ｖｉｎ
ｉｔにするためにリセット・トランジスタＭＲ１，ＭＲ
２が接続されている。容量素子としてのダイオードＤ１
，Ｄ２に蓄積された電荷は読み出しトランジスタＭＴ１
，ＭＴ２からそれぞれＣＣＤの転送単位２０−３，２０
−１に転送される。ＣＣＤ２０−１，２０−３の間には
もう一つの転送単位２０−２がある。
１は本発明の焦電型固体撮像装置の単位画素の等価回路
図である。焦電素子の両端を短絡させて初期電圧Ｖｉｎ
ｉｔにするためにリセット・トランジスタＭＲ１，ＭＲ
２が接続されている。容量素子としてのダイオードＤ１
，Ｄ２に蓄積された電荷は読み出しトランジスタＭＴ１
，ＭＴ２からそれぞれＣＣＤの転送単位２０−３，２０
−１に転送される。ＣＣＤ２０−１，２０−３の間には
もう一つの転送単位２０−２がある。
【００１４】図２は焦電素子の一端に接続したリセット
・トランジスタＭＲ１，ダイオードＤ１，読み出しトラ
ンジスタＭＴ１，ＣＣＤ２０−３に沿った断面図である
。図３は焦電素子の他の一端についての同様な構造につ
いての断面図である。すなわち，焦電素子からの信号を
読み出すために，各画素ごとに２系統の信号転送機構を
有している。３−１は配線も兼ねたリセット・ドレイン
ＲＤ用ｎ＋拡散層，３−３，３−４はそれぞれ焦電膜１
２の下面，上面と接続する信号積分ダイオードＤ１，Ｄ
２用のｎ＋拡散層である。４−１，４−２はそれぞれト
ランジスタＭＲ１，ＭＲ２のチャネル用Ｐ形拡散層，７
はＣＣＤのゲート電極であり，第一層目の多結晶シリコ
ンと若干重なる第二層目の多結晶シリコンによりＣＣＤ
の転送単位を構成している。８，９はそれぞれ転送ゲー
トＴＧ，リセットゲートＲＧ用の第三層目の多結晶シリ
コンである。図４は動作を説明するためのパルスタイミ
ング図，図５，図６は図４の時刻ｔＡ，ｔＢ，ｔｃ，ｔ
Ｄにおける図２，図３それぞれに対応した表面ポテンシ
ャルである。
・トランジスタＭＲ１，ダイオードＤ１，読み出しトラ
ンジスタＭＴ１，ＣＣＤ２０−３に沿った断面図である
。図３は焦電素子の他の一端についての同様な構造につ
いての断面図である。すなわち，焦電素子からの信号を
読み出すために，各画素ごとに２系統の信号転送機構を
有している。３−１は配線も兼ねたリセット・ドレイン
ＲＤ用ｎ＋拡散層，３−３，３−４はそれぞれ焦電膜１
２の下面，上面と接続する信号積分ダイオードＤ１，Ｄ
２用のｎ＋拡散層である。４−１，４−２はそれぞれト
ランジスタＭＲ１，ＭＲ２のチャネル用Ｐ形拡散層，７
はＣＣＤのゲート電極であり，第一層目の多結晶シリコ
ンと若干重なる第二層目の多結晶シリコンによりＣＣＤ
の転送単位を構成している。８，９はそれぞれ転送ゲー
トＴＧ，リセットゲートＲＧ用の第三層目の多結晶シリ
コンである。図４は動作を説明するためのパルスタイミ
ング図，図５，図６は図４の時刻ｔＡ，ｔＢ，ｔｃ，ｔ
Ｄにおける図２，図３それぞれに対応した表面ポテンシ
ャルである。
【００１５】以下，チョッパを開いて素子面に入射赤外
光を当て焦電膜の温度が上昇した時，焦電効果によって
焦電膜１２の下面に負電荷（電子）が誘起するように分
極処理をした場合についての動作を説明する。
光を当て焦電膜の温度が上昇した時，焦電効果によって
焦電膜１２の下面に負電荷（電子）が誘起するように分
極処理をした場合についての動作を説明する。
【００１６】図４の時刻ｔＡで示したように，垂直帰線
期間（Ｖ・ＢＬＫ）においてチョッパが閉じた状態から
開いた状態に移る間にリセットゲートＲＧに電圧ＶＧＨ
を印加してトランジスタＭＲ１，ＭＲ２をＯＮ状態とし
，焦電膜の両面を短絡して図５のように電圧Ｖｉｎｉｔ
にセットする。次にリセットゲートＲＧに電圧ＶＧＬを
印加してトランジスタＭＲ１，ＭＲ２をＯＦＦ状態にし
，転送ゲート下のチャネルも電圧ＶＴＬの印加によりＯ
ＦＦ状態のため，ダイオードＤ１，Ｄ２はフローティン
グ状態になり，第３図の時刻ｔＢでは図５のように信号
積分を開始する。焦電膜の下面には負電荷，上面には正
電荷が誘起するためダイオードＤ１の電位は低下し，ダ
イオードＤ２の電位は上昇する。次の垂直帰線期間（Ｖ
・ＢＬＫ）の時刻ｔｃでは転送ゲートＴＧにＶＴＨを印
加してダイオードＤ１，Ｄ２からそれぞれＣＣＤの転送
単位２０−３，２０−１に電荷を転送する。ダイオード
Ｄ１からの読み出し電荷量ＱｒｅａｄはＶｉｎｉｔとＶ
ｒｅａｄによって決まるバイアス電荷量Ｑｂｉａｓと焦
電膜の下面に誘起した電荷量ＱｓｉｇによってＱｂｉａ
ｓ＋Ｑｓｉｇとなり，ダイオードＤ２からの読み出し電
荷量Ｑｒｅａｄ′は同様にＱｂｉａｓ−Ｑｓｉｇ′とな
る。ＶｒｅａｄはＴＧへの印加電圧ＶＴＨと読み出しト
ランジスタのしきい値電圧によって決まる。ダイオード
の電圧がＶｒｅａｄになり，信号読み出しが終了すると
ＴＧにＶＴＬを印加してチャネルを閉じ，次の時刻ｔＤ
でトランジスタＭＲ１，ＭＲ２をオン状態にして初期電
圧Ｖｉｎｉｔに再びセットする。チョッパを閉じると入
射赤外光がなくなるため温度が低下し，焦電膜の表面に
は時刻ｔＢとは逆の符号の電荷が誘起する。この信号積
分中にＣＣＤ２０−３，２０−１の電荷をそれぞれ２０
−４，２０−１に転送するなど，順次転送してゆき撮像
素子から取り出す。
期間（Ｖ・ＢＬＫ）においてチョッパが閉じた状態から
開いた状態に移る間にリセットゲートＲＧに電圧ＶＧＨ
を印加してトランジスタＭＲ１，ＭＲ２をＯＮ状態とし
，焦電膜の両面を短絡して図５のように電圧Ｖｉｎｉｔ
にセットする。次にリセットゲートＲＧに電圧ＶＧＬを
印加してトランジスタＭＲ１，ＭＲ２をＯＦＦ状態にし
，転送ゲート下のチャネルも電圧ＶＴＬの印加によりＯ
ＦＦ状態のため，ダイオードＤ１，Ｄ２はフローティン
グ状態になり，第３図の時刻ｔＢでは図５のように信号
積分を開始する。焦電膜の下面には負電荷，上面には正
電荷が誘起するためダイオードＤ１の電位は低下し，ダ
イオードＤ２の電位は上昇する。次の垂直帰線期間（Ｖ
・ＢＬＫ）の時刻ｔｃでは転送ゲートＴＧにＶＴＨを印
加してダイオードＤ１，Ｄ２からそれぞれＣＣＤの転送
単位２０−３，２０−１に電荷を転送する。ダイオード
Ｄ１からの読み出し電荷量ＱｒｅａｄはＶｉｎｉｔとＶ
ｒｅａｄによって決まるバイアス電荷量Ｑｂｉａｓと焦
電膜の下面に誘起した電荷量ＱｓｉｇによってＱｂｉａ
ｓ＋Ｑｓｉｇとなり，ダイオードＤ２からの読み出し電
荷量Ｑｒｅａｄ′は同様にＱｂｉａｓ−Ｑｓｉｇ′とな
る。ＶｒｅａｄはＴＧへの印加電圧ＶＴＨと読み出しト
ランジスタのしきい値電圧によって決まる。ダイオード
の電圧がＶｒｅａｄになり，信号読み出しが終了すると
ＴＧにＶＴＬを印加してチャネルを閉じ，次の時刻ｔＤ
でトランジスタＭＲ１，ＭＲ２をオン状態にして初期電
圧Ｖｉｎｉｔに再びセットする。チョッパを閉じると入
射赤外光がなくなるため温度が低下し，焦電膜の表面に
は時刻ｔＢとは逆の符号の電荷が誘起する。この信号積
分中にＣＣＤ２０−３，２０−１の電荷をそれぞれ２０
−４，２０−１に転送するなど，順次転送してゆき撮像
素子から取り出す。
【００１７】外部回路ではこの電荷量を検出して，チョ
ッパの開期間に蓄積された電荷に対しては各々の単位画
素ごとにＱｒｅａｄ−Ｑ′ｒｅａｄ，その逆の期間につ
いてはＱ′ｒｅａｄ−Ｑｒｅａｄを行うことによってバ
イアス電荷Ｑｂｉａｓをキャンセルし，単位画素からの
信号Ｑｓｉｇ＋Ｑ′ｓｉｇが得られるようになる。
ッパの開期間に蓄積された電荷に対しては各々の単位画
素ごとにＱｒｅａｄ−Ｑ′ｒｅａｄ，その逆の期間につ
いてはＱ′ｒｅａｄ−Ｑｒｅａｄを行うことによってバ
イアス電荷Ｑｂｉａｓをキャンセルし，単位画素からの
信号Ｑｓｉｇ＋Ｑ′ｓｉｇが得られるようになる。
【００１８】以上，本発明を実施例にもとずき説明した
が，その要旨を逸脱しない範囲において変形可能である
。たとえば，図２，図３ではリセット・ドレインＲＤの
配線はｎ＋拡散層で兼ねているが，一層目のＡｌ層にし
てもよい。半導体の導電形を全て逆にしたり，焦電膜の
分極の向きを逆にしてもよい。読み出した電荷を最初に
蓄積するＣＣＤ２０−１とＣＣＤ２０−３とが隣接して
いてもよい。この場合，ＣＣＤ２０−３から空のＣＣＤ
２０−４にＱｒｅａｄを転送した後，ＣＣＤ２０−１か
らＣＣＤ２０−３にＱ′ｒｅａｄを転送するように電荷
を走査してゆけばよい。また，転送ゲートＴＧはＣＣＤ
ゲートの一層目又は二層目の多結晶シリコン層を延長さ
せて代用することができる。この場合転送ゲート領域に
はしきい値電圧制御用のＰ−形拡散層を形成し，信号読
み出し時だけに通常のＣＣＤ，駆動電圧よりも高い電圧
を印加して転送ゲートのチャネルポテンシャルがＶｒｅ
ａｄになるようにすれば良い。したがってこの場合ＴＧ
用の配線が不用になる。
が，その要旨を逸脱しない範囲において変形可能である
。たとえば，図２，図３ではリセット・ドレインＲＤの
配線はｎ＋拡散層で兼ねているが，一層目のＡｌ層にし
てもよい。半導体の導電形を全て逆にしたり，焦電膜の
分極の向きを逆にしてもよい。読み出した電荷を最初に
蓄積するＣＣＤ２０−１とＣＣＤ２０−３とが隣接して
いてもよい。この場合，ＣＣＤ２０−３から空のＣＣＤ
２０−４にＱｒｅａｄを転送した後，ＣＣＤ２０−１か
らＣＣＤ２０−３にＱ′ｒｅａｄを転送するように電荷
を走査してゆけばよい。また，転送ゲートＴＧはＣＣＤ
ゲートの一層目又は二層目の多結晶シリコン層を延長さ
せて代用することができる。この場合転送ゲート領域に
はしきい値電圧制御用のＰ−形拡散層を形成し，信号読
み出し時だけに通常のＣＣＤ，駆動電圧よりも高い電圧
を印加して転送ゲートのチャネルポテンシャルがＶｒｅ
ａｄになるようにすれば良い。したがってこの場合ＴＧ
用の配線が不用になる。
【００１９】
【発明の効果】以上説明したように，従来は信号読み出
しにＹＧ１，ＹＧ２，ＣＧの３つのゲートを独立に駆動
する必要があり，その読み出し動作や画素部の構造が複
雑であるため歩留が低下するといった欠点があったのに
対して，本発明によると結合部を介さずにＣＣＤに電荷
転送を行うため構造が簡単になり，第７図に比較して図
４のように動作も簡単になり，歩留を向上させることが
できる。
しにＹＧ１，ＹＧ２，ＣＧの３つのゲートを独立に駆動
する必要があり，その読み出し動作や画素部の構造が複
雑であるため歩留が低下するといった欠点があったのに
対して，本発明によると結合部を介さずにＣＣＤに電荷
転送を行うため構造が簡単になり，第７図に比較して図
４のように動作も簡単になり，歩留を向上させることが
できる。
【図１】本発明の焦電型固体撮像装置の単位画素の等価
回路図。
回路図。
【図２】本発明の焦電型固体撮像装置の断面図。
【図３】本発明の焦電型固体撮像装置の断面図。
【図４】本発明の動作を説明するためのパルスタイミン
グ図。
グ図。
【図５】本発明の動作を説明するための表面ポテンシャ
ル図。
ル図。
【図６】本発明の動作を説明するための表面ポテンシャ
ル図。
ル図。
【図７】従来の焦電型固体撮像装置の単位画素の等価回
路図。
路図。
【図８】従来の焦電型固体撮像装置の断面図。
【図９】従来の焦電型固体撮像装置の断面図。
【図１０】従来の動作を説明するためのパルスタイミン
グ図。
グ図。
【図１１】従来の動作を説明するための表面ポテンシャ
ル図。
ル図。
【図１２】従来の動作を説明するための表面ポテンシャ
ル図。
ル図。
ＭＲ１ リセットトランジスタ
ＭＲ２ リセットトランジスタ
Ｖｉｎｉｔ 初期電圧
Ｄ１ ダイオード
Ｄ２ ダイオード
２０−１ ＣＣＤ転送単位
２０−２ ＣＣＤ転送単位
２０−３ ＣＣＤ転送単位
２０−４ ＣＣＤ転送単位
ＭＴ１ 読み出しトランジスタ
Claims (1)
- 【請求項１】 第一導電型の半導体基板の主表面に光
学情報を蓄積する容量素子群，該容量素子の初期電圧設
定素子，焦電気性を示す誘電体によって形成された焦電
素子からなる光電変換素子群を形成し，前記容量素子に
蓄積された信号電荷を順次転送する信号電荷転送素子を
焦積化した固体撮像装置において，前記焦電素子の膜の
上面に誘起する電荷，および前記焦電素子の膜の下面に
誘起する電荷をそれぞれ別の容量素子に蓄積し，各々の
容量素子について初期電圧設定素子，および読み出し電
圧設定素子を設け，各々の読み出し電圧設定素子を前記
の対を成す電荷が同一の信号電荷転送素子の互いに隣接
もしくは複数単位隔てた転送単位に転送されるように設
けたことを特徴とする焦電型固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3142357A JPH04342178A (ja) | 1991-05-17 | 1991-05-17 | 焦電型固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3142357A JPH04342178A (ja) | 1991-05-17 | 1991-05-17 | 焦電型固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04342178A true JPH04342178A (ja) | 1992-11-27 |
Family
ID=15313500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3142357A Pending JPH04342178A (ja) | 1991-05-17 | 1991-05-17 | 焦電型固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04342178A (ja) |
-
1991
- 1991-05-17 JP JP3142357A patent/JPH04342178A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5846070B2 (ja) | 固体撮像装置 | |
| US4514765A (en) | Solid-state image sensor | |
| US20050206767A1 (en) | Photoelectric conversion film-stacked type solid-state imaging device | |
| US5504526A (en) | Solid-state image sensing device with storage-diode potential controller | |
| KR0127300B1 (ko) | 고체촬상장치 | |
| JPH03106183A (ja) | 焦電型固体撮像装置 | |
| JPH04342178A (ja) | 焦電型固体撮像装置 | |
| GB2270228A (en) | Infrared imaging array - speeding charge transfer. | |
| US20030107066A1 (en) | Image sensor method and apparatus having addressable pixels and non-destructive readout | |
| JPH0414967A (ja) | 焦電型固体撮像装置の駆動方法 | |
| JPS6042666B2 (ja) | 固体撮像装置 | |
| JPH04265080A (ja) | 焦電型固体撮像装置の駆動方法 | |
| JPH02230769A (ja) | 焦電型固体撮像装置 | |
| JPH09223788A (ja) | 固体撮像装置 | |
| JP2605856B2 (ja) | 焦電型赤外線撮像装置およびその駆動方法 | |
| JPS6354764A (ja) | 焦電型モノリシツク赤外線固体撮像装置 | |
| JPS6376582A (ja) | 光電変換装置 | |
| JP2674524B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JPS63234677A (ja) | 電荷結合素子の駆動方法 | |
| JPH04335575A (ja) | 固体撮像素子 | |
| JP2777162B2 (ja) | 固体撮像装置の駆動方法 | |
| JPS63266872A (ja) | 固体撮像装置 | |
| JP2630492B2 (ja) | 固体撮像装置 | |
| JPH0437166A (ja) | 固体撮像素子 | |
| JPH0686179A (ja) | 固体撮像装置の駆動方法 |