JPH04343388A - 文字挿入回路 - Google Patents
文字挿入回路Info
- Publication number
- JPH04343388A JPH04343388A JP3116001A JP11600191A JPH04343388A JP H04343388 A JPH04343388 A JP H04343388A JP 3116001 A JP3116001 A JP 3116001A JP 11600191 A JP11600191 A JP 11600191A JP H04343388 A JPH04343388 A JP H04343388A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switch circuit
- transistors
- base
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は映像信号にゾーン表示や
キャラクター文字を挿入するための文字挿入回路に関す
るものである。
キャラクター文字を挿入するための文字挿入回路に関す
るものである。
【0002】
【従来の技術】以下、従来の文字挿入回路について、図
2を参照して説明する。
2を参照して説明する。
【0003】図2において、31は電圧VCCが印加さ
れた電源端子で、この端子31と基準電位点との間に抵
抗32〜34が直列に接続されて挿入されている。35
、36はPNPトランジスタで、エミッタが互いに接続
され、さらに定電流源37を介して電源端子31に接続
されている。そして、トランジスタ35のベースは抵抗
33、34の接続点に接続されている。38、39はP
NPトランジスタで、エミッタが互いに接続され、さら
に定電流源40を介して電源端子31に接続されている
。 そして、トランジスタ38のベースが抵抗32、33の
接続点に接続されている。41は制御信号入力端子で、
抵抗42を介してトランジスタ39、36のベースに接
続されている。43、44はNPNトランジスタで、エ
ミッタがともに基準電位点に接続され、さらにそれらの
ベースがトランジスタ43、35のコレクタに接続され
ている。45、46はNPNトランジスタで、エミッタ
がともに基準電位点に接続され、さらにそれらのベース
がトランジスタ45、36のコレクタに接続されている
。47、48はNPNトランジスタで、エミッタがとも
に基準電位点に接続され、さらにそれらのベースがトラ
ンジスタ47、38のコレクタに接続されている。49
はNPNトランジスタで、エミッタが基準電位点に接続
され、ベースがトランジスタ47、48のベースに、ま
たコレクタがトランジスタ43のベースにそれぞれ接続
されている。50、51はNPNトランジスタで、エミ
ッタがともにトランジスタ44のコレクタに接続されて
いる。そして、トランジスタ50のコレクタが電源端子
31に接続され、トランジスタ51のベースとコレクタ
とが接続されている。52は直流電源で、トランジスタ
50のベースと基準電位点との間に、そのベース・エミ
ッタ接合に対して順方向になるよう接続されている。 53、54はNPNトランジスタで、エミッタがともに
トランジスタ46のコレクタに接続されている。そして
、トランジスタ53のコレクタが電源端子31に、また
ベースが入力端子55にそれぞれ接続されている。トラ
ンジスタ54のベースとコレクタとが接続され、さらに
これらが定電流源56を介して電源端子31に接続され
ている。57、58はNPNトランジスタで、エミッタ
がともにトランジスタ48のコレクタに接続されている
。そして、トランジスタ57のコレクタが電源端子31
に接続され、トランジスタ58のベースとコレクタとが
接続されている。59は直流電源で、トランジスタ57
のベースと基準電位点との間にそのベース・エミッタ接
合に対して順方向になるよう接続されている。60はN
PNトランジスタ、61は定電流源で、これらは直列に
接続されて電源端子31と基準電位点との間に挿入され
ている。そして、トランジスタ60のベースがトランジ
スタ51、54、58の各ベースおよびコレクタに接続
されている。62は出力端子で、トランジスタ60と定
電流源61との接続点に接続されている。
れた電源端子で、この端子31と基準電位点との間に抵
抗32〜34が直列に接続されて挿入されている。35
、36はPNPトランジスタで、エミッタが互いに接続
され、さらに定電流源37を介して電源端子31に接続
されている。そして、トランジスタ35のベースは抵抗
33、34の接続点に接続されている。38、39はP
NPトランジスタで、エミッタが互いに接続され、さら
に定電流源40を介して電源端子31に接続されている
。 そして、トランジスタ38のベースが抵抗32、33の
接続点に接続されている。41は制御信号入力端子で、
抵抗42を介してトランジスタ39、36のベースに接
続されている。43、44はNPNトランジスタで、エ
ミッタがともに基準電位点に接続され、さらにそれらの
ベースがトランジスタ43、35のコレクタに接続され
ている。45、46はNPNトランジスタで、エミッタ
がともに基準電位点に接続され、さらにそれらのベース
がトランジスタ45、36のコレクタに接続されている
。47、48はNPNトランジスタで、エミッタがとも
に基準電位点に接続され、さらにそれらのベースがトラ
ンジスタ47、38のコレクタに接続されている。49
はNPNトランジスタで、エミッタが基準電位点に接続
され、ベースがトランジスタ47、48のベースに、ま
たコレクタがトランジスタ43のベースにそれぞれ接続
されている。50、51はNPNトランジスタで、エミ
ッタがともにトランジスタ44のコレクタに接続されて
いる。そして、トランジスタ50のコレクタが電源端子
31に接続され、トランジスタ51のベースとコレクタ
とが接続されている。52は直流電源で、トランジスタ
50のベースと基準電位点との間に、そのベース・エミ
ッタ接合に対して順方向になるよう接続されている。 53、54はNPNトランジスタで、エミッタがともに
トランジスタ46のコレクタに接続されている。そして
、トランジスタ53のコレクタが電源端子31に、また
ベースが入力端子55にそれぞれ接続されている。トラ
ンジスタ54のベースとコレクタとが接続され、さらに
これらが定電流源56を介して電源端子31に接続され
ている。57、58はNPNトランジスタで、エミッタ
がともにトランジスタ48のコレクタに接続されている
。そして、トランジスタ57のコレクタが電源端子31
に接続され、トランジスタ58のベースとコレクタとが
接続されている。59は直流電源で、トランジスタ57
のベースと基準電位点との間にそのベース・エミッタ接
合に対して順方向になるよう接続されている。60はN
PNトランジスタ、61は定電流源で、これらは直列に
接続されて電源端子31と基準電位点との間に挿入され
ている。そして、トランジスタ60のベースがトランジ
スタ51、54、58の各ベースおよびコレクタに接続
されている。62は出力端子で、トランジスタ60と定
電流源61との接続点に接続されている。
【0004】この構成の文字挿入回路において、まず、
制御信号入力端子41にV1={R34×VCC/(R
32+R33+R34)}より低い電位の信号(ローレ
ベル信号)が入力されると(ただしR32、R33、R
34はそれぞれ抵抗32、33、34の抵抗値)、トラ
ンジスタ36、39がオンし、トランジスタ35、38
がオフとなる。
制御信号入力端子41にV1={R34×VCC/(R
32+R33+R34)}より低い電位の信号(ローレ
ベル信号)が入力されると(ただしR32、R33、R
34はそれぞれ抵抗32、33、34の抵抗値)、トラ
ンジスタ36、39がオンし、トランジスタ35、38
がオフとなる。
【0005】トランジスタ36のオンで、トランジスタ
45、46で構成されたカレントミラー回路が動作し、
トランジスタ46にコレクタ電流が流れる。これにより
、トランジスタ53、54で構成されているスイッチ回
路62がオンとなる。トランジスタ35、38のオフで
、トランジスタ43、44および同47、48で構成さ
れた各カレントミラー回路が動作せず、そのため、スイ
ッチ回路64、64がオフの状態となる。
45、46で構成されたカレントミラー回路が動作し、
トランジスタ46にコレクタ電流が流れる。これにより
、トランジスタ53、54で構成されているスイッチ回
路62がオンとなる。トランジスタ35、38のオフで
、トランジスタ43、44および同47、48で構成さ
れた各カレントミラー回路が動作せず、そのため、スイ
ッチ回路64、64がオフの状態となる。
【0006】スイッチ回路62のオンにより、入力端子
55に印加された入力信号がトランジスタ60のベース
に供給され、出力端子60から出力される。
55に印加された入力信号がトランジスタ60のベース
に供給され、出力端子60から出力される。
【0007】次に、制御信号入力端子41に、前記電位
V1以上であって、V2=(R33+R34)×VCC
/(R32+R33+R34)以下の電位の信号(ミド
ルレベル信号)が印加されると、トランジスタ35、3
9がオフとなり、トランジスタ36、38がオンする。 トランジスタ36、38のオフにより、トランジスタ4
5、46、およびトランジスタ47、48でそれぞれ構
成されたカレントミラー回路が動作せず、またトランジ
スタ49はオフの状態を保持する。よって、トランジス
タ53、54、およびトランジスタ57、58でそれぞ
れ構成されたスイッチ回路62、63はオフとなり、ト
ランジスタ50、51で構成されたスイッチ回路64が
オンとなる。
V1以上であって、V2=(R33+R34)×VCC
/(R32+R33+R34)以下の電位の信号(ミド
ルレベル信号)が印加されると、トランジスタ35、3
9がオフとなり、トランジスタ36、38がオンする。 トランジスタ36、38のオフにより、トランジスタ4
5、46、およびトランジスタ47、48でそれぞれ構
成されたカレントミラー回路が動作せず、またトランジ
スタ49はオフの状態を保持する。よって、トランジス
タ53、54、およびトランジスタ57、58でそれぞ
れ構成されたスイッチ回路62、63はオフとなり、ト
ランジスタ50、51で構成されたスイッチ回路64が
オンとなる。
【0008】制御信号入力端子41に、前記電位V2よ
り高い電位の信号(ハイレベル信号)が入力されると、
トランジスタ36、39がオフとなり、トランジスタ3
5、38がオンとなる。トランジスタ36のオフで、ト
ランジスタ45、46で構成されたカレントミラー回路
が作動しない。一方、トランジスタ38のオンで、トラ
ンジスタ47、48で構成されたカレントミラー回路が
動作し、かつトランジスタ49がオンとなる。トランジ
スタ49のオンでトランジスタ43、44で構成された
カレントミラー回路がオフとなるので、スイッチ回路6
3のみがオンする。
り高い電位の信号(ハイレベル信号)が入力されると、
トランジスタ36、39がオフとなり、トランジスタ3
5、38がオンとなる。トランジスタ36のオフで、ト
ランジスタ45、46で構成されたカレントミラー回路
が作動しない。一方、トランジスタ38のオンで、トラ
ンジスタ47、48で構成されたカレントミラー回路が
動作し、かつトランジスタ49がオンとなる。トランジ
スタ49のオンでトランジスタ43、44で構成された
カレントミラー回路がオフとなるので、スイッチ回路6
3のみがオンする。
【0009】このように、制御信号入力端子への信号レ
ベルを三値切換することで、二種類の文字レベルを映像
信号に挿入することができる。
ベルを三値切換することで、二種類の文字レベルを映像
信号に挿入することができる。
【0010】
【発明が解決しようとする課題】しかしながら、上述し
た従来例の構成では、二種類の文字レベルを映像信号に
挿入するには、制御信号には三値の信号が必要であり、
この3値信号でオン、オフ状態が選択される二組のスイ
ッチ回路と、これらスイッチ回路のオン、オフ状態の組
合せで導通制御される三組のスイッチ回路とが必要であ
ったので、素子数が多く、システムコストも高くなると
いう欠点を有していた。
た従来例の構成では、二種類の文字レベルを映像信号に
挿入するには、制御信号には三値の信号が必要であり、
この3値信号でオン、オフ状態が選択される二組のスイ
ッチ回路と、これらスイッチ回路のオン、オフ状態の組
合せで導通制御される三組のスイッチ回路とが必要であ
ったので、素子数が多く、システムコストも高くなると
いう欠点を有していた。
【0011】本発明は上記従来の問題点を解決するもの
で、二値の制御信号で、二種類の文字レベルを映像信号
に挿入することができる文字挿入回路を提供することを
目的とする。
で、二値の制御信号で、二種類の文字レベルを映像信号
に挿入することができる文字挿入回路を提供することを
目的とする。
【0012】
【課題を解決するための手段】この目的を達成するため
に、本発明の文字挿入回路は、一方の主電極が互いに接
続された一対のトランジスタで構成された第1のスイッ
チ回路と、第1のスイッチ回路の一方のトランジスタの
ベースに制御信号を供給するための制御信号入力端子と
、一方の主電極が互いに接続された一対のトランジスタ
で構成された第2のスイッチ回路と、第2のスイッチ回
路の一方のトランジスタのベースに入力信号が供給する
ための入力端子と、一方の主電極が互いに接続された一
対のトランジスタで構成され、その一方のトランジスタ
のベースおよび他方の主電極が第2のスイッチ回路の一
方のトランジスタのベースおよび他方の主電極に接続さ
れた第3のスイッチ回路と、第3のスイッチ回路の他方
のトランジスタのベースに所定の電位を与える電源と、
第2、第3のスイッチ回路の接続点からの出力信号が供
給される出力端子とを備え、第1のスイッチ回路の一方
のトランジスタの出力で第2のスイッチ回路の導通状態
を、また、第1のスイッチ回路の他方のトランジスタの
出力で第3のスイッチ回路の導通状態をそれぞれ制御し
、さらに第1のスイッチ回路の他方のトランジスタの出
力で第3のスイッチ回路への電源による電位供給を制御
するとともに、制御信号入力端子に二値の制御信号を入
力して、二種類の文字レベルを映像信号に挿入可能とし
た。
に、本発明の文字挿入回路は、一方の主電極が互いに接
続された一対のトランジスタで構成された第1のスイッ
チ回路と、第1のスイッチ回路の一方のトランジスタの
ベースに制御信号を供給するための制御信号入力端子と
、一方の主電極が互いに接続された一対のトランジスタ
で構成された第2のスイッチ回路と、第2のスイッチ回
路の一方のトランジスタのベースに入力信号が供給する
ための入力端子と、一方の主電極が互いに接続された一
対のトランジスタで構成され、その一方のトランジスタ
のベースおよび他方の主電極が第2のスイッチ回路の一
方のトランジスタのベースおよび他方の主電極に接続さ
れた第3のスイッチ回路と、第3のスイッチ回路の他方
のトランジスタのベースに所定の電位を与える電源と、
第2、第3のスイッチ回路の接続点からの出力信号が供
給される出力端子とを備え、第1のスイッチ回路の一方
のトランジスタの出力で第2のスイッチ回路の導通状態
を、また、第1のスイッチ回路の他方のトランジスタの
出力で第3のスイッチ回路の導通状態をそれぞれ制御し
、さらに第1のスイッチ回路の他方のトランジスタの出
力で第3のスイッチ回路への電源による電位供給を制御
するとともに、制御信号入力端子に二値の制御信号を入
力して、二種類の文字レベルを映像信号に挿入可能とし
た。
【0013】
【作用】このように、第1のスイッチ回路の一方のトラ
ンジスタの出力で第2のスイッチ回路の導通状態を、ま
た、第1のスイッチ回路の他方のトランジスタの出力で
第3のスイッチ回路の導通状態をそれぞれ制御し、さら
に第1のスイッチ回路の他方のトランジスタの出力で第
3のスイッチ回路への電源による電位供給を制御するこ
とで、三値の制御信号を用いなくても、映像信号への二
種類の文字レベルを挿入可能とした。
ンジスタの出力で第2のスイッチ回路の導通状態を、ま
た、第1のスイッチ回路の他方のトランジスタの出力で
第3のスイッチ回路の導通状態をそれぞれ制御し、さら
に第1のスイッチ回路の他方のトランジスタの出力で第
3のスイッチ回路への電源による電位供給を制御するこ
とで、三値の制御信号を用いなくても、映像信号への二
種類の文字レベルを挿入可能とした。
【0014】
【実施例】以下本発明の文字挿入回路の一実施例につい
て、図1を参照して説明する。
て、図1を参照して説明する。
【0015】図1において、1は電圧VCCが印加され
た電源端子で、この端子1と基準電位点との間に抵抗2
、3が直列に接続されて挿入されている。4、5はPN
Pトランジスタで、エミッタが互いに接続され、さらに
定電流源6を介して電源端子1に接続されている。そし
て、トランジスタ5のベースが抵抗2、3の接続点に接
続されている。これらトランジスタ4、5で第1のスイ
ッチ回路7が構成される。8はNPNトランジスタで、
コレクタが電源端子1に接続され、またエミッタがトラ
ンジスタ4に接続されるとともに、抵抗9を介して制御
信号入力端子10に接続されている。11、12はNP
Nトランジスタで、エミッタがともに基準電位点に接続
され、さらにそれらのベースがトランジスタ11のベー
スとトランジスタ4のコレクタに接続されている。13
、14はNPNトランジスタで、エミッタがともに基準
電位点に接続され、さらにそれらのベースがトランジス
タ13のベースとトランジスタ5のコレクタに接続され
ている。15はNPNトランジスタで、エミッタが基準
電位点に接続され、またベースがトランジスタ11、1
2のベース、およびトランジスタ11、14のコレクタ
にそれぞれ接続されている。16、17はNPNトラン
ジスタで、エミッタがともにトランジスタ12のコレク
タに接続されて、第2のスイッチ回路27を構成してい
る。そして、トランジスタ16のベースが入力端子18
に、コレクタが電源端子1にそれぞれ接続されており、
トランジスタ17のベースがコレクタに直接に、また定
電流源19を介して電源端子1にそれぞれ接続されてい
る。20、21はNPNトランジスタで、エミッタがと
もにトランジスタ14のコレクタに接続されて、第3の
スイッチ回路28を構成している。そして、トランジス
タ20のベースがコレクタとトランジスタ17のベース
およびコレクタと接続されている。さらに、トランジス
タ21のコレクタが電源端子1に、ベースがトランジス
タ15のコレクタにそれぞれ接続されている。22は抵
抗、23は直流電源で、これらは直列に接続されて、ト
ランジスタ21のベースと基準電位点との間に、トラン
ジスタ21のベース・エミッタ接合に対して順方向とな
るように挿入されている。24はNPNトランジスタ、
25は定電流源で、直列に接続されて電源端子1と基準
電位点との間に挿入されている。そして、トランジスタ
24のベースがトランジスタ17、20のベースおよび
コレクタと定電流源19との接続点に接続されている。 26は出力端子で、トランジスタ24と定電流源25と
の接続点に接続されている。
た電源端子で、この端子1と基準電位点との間に抵抗2
、3が直列に接続されて挿入されている。4、5はPN
Pトランジスタで、エミッタが互いに接続され、さらに
定電流源6を介して電源端子1に接続されている。そし
て、トランジスタ5のベースが抵抗2、3の接続点に接
続されている。これらトランジスタ4、5で第1のスイ
ッチ回路7が構成される。8はNPNトランジスタで、
コレクタが電源端子1に接続され、またエミッタがトラ
ンジスタ4に接続されるとともに、抵抗9を介して制御
信号入力端子10に接続されている。11、12はNP
Nトランジスタで、エミッタがともに基準電位点に接続
され、さらにそれらのベースがトランジスタ11のベー
スとトランジスタ4のコレクタに接続されている。13
、14はNPNトランジスタで、エミッタがともに基準
電位点に接続され、さらにそれらのベースがトランジス
タ13のベースとトランジスタ5のコレクタに接続され
ている。15はNPNトランジスタで、エミッタが基準
電位点に接続され、またベースがトランジスタ11、1
2のベース、およびトランジスタ11、14のコレクタ
にそれぞれ接続されている。16、17はNPNトラン
ジスタで、エミッタがともにトランジスタ12のコレク
タに接続されて、第2のスイッチ回路27を構成してい
る。そして、トランジスタ16のベースが入力端子18
に、コレクタが電源端子1にそれぞれ接続されており、
トランジスタ17のベースがコレクタに直接に、また定
電流源19を介して電源端子1にそれぞれ接続されてい
る。20、21はNPNトランジスタで、エミッタがと
もにトランジスタ14のコレクタに接続されて、第3の
スイッチ回路28を構成している。そして、トランジス
タ20のベースがコレクタとトランジスタ17のベース
およびコレクタと接続されている。さらに、トランジス
タ21のコレクタが電源端子1に、ベースがトランジス
タ15のコレクタにそれぞれ接続されている。22は抵
抗、23は直流電源で、これらは直列に接続されて、ト
ランジスタ21のベースと基準電位点との間に、トラン
ジスタ21のベース・エミッタ接合に対して順方向とな
るように挿入されている。24はNPNトランジスタ、
25は定電流源で、直列に接続されて電源端子1と基準
電位点との間に挿入されている。そして、トランジスタ
24のベースがトランジスタ17、20のベースおよび
コレクタと定電流源19との接続点に接続されている。 26は出力端子で、トランジスタ24と定電流源25と
の接続点に接続されている。
【0016】以上のように構成された本実施例において
、まず、制御信号入力端子10にV3={R2×VCC
/(R2+R3)}より低い電位の信号(ローレベル信
号)が入力されると(ただしR2、R3はそれぞれ抵抗
2、3の抵抗値)、トランジスタ4がオンし、トランジ
スタ5がオフする。トランジスタ4がオンすると、トラ
ンジスタ11、12で構成されたカレントミラー回路が
動作し、またトランジスタ15がオンとなる。カレント
ミラー回路のトランジスタ12のオンで、トランジスタ
16、17で構成された第2のスイッチ回路27がオン
する。一方、トランジスタ15のオンで、トランジスタ
21のベース電位がV4{=VREF−R22×IC}
になる(ただしVREFは直流電源23の端子間電圧、
R22は抵抗22の抵抗値、ICはトランジスタ15の
コレクタ電流)。
、まず、制御信号入力端子10にV3={R2×VCC
/(R2+R3)}より低い電位の信号(ローレベル信
号)が入力されると(ただしR2、R3はそれぞれ抵抗
2、3の抵抗値)、トランジスタ4がオンし、トランジ
スタ5がオフする。トランジスタ4がオンすると、トラ
ンジスタ11、12で構成されたカレントミラー回路が
動作し、またトランジスタ15がオンとなる。カレント
ミラー回路のトランジスタ12のオンで、トランジスタ
16、17で構成された第2のスイッチ回路27がオン
する。一方、トランジスタ15のオンで、トランジスタ
21のベース電位がV4{=VREF−R22×IC}
になる(ただしVREFは直流電源23の端子間電圧、
R22は抵抗22の抵抗値、ICはトランジスタ15の
コレクタ電流)。
【0017】トランジスタ5のオフによりトランジスタ
13がオフとなるので、トランジスタ14はオフしたま
まであり、そのため、トランジスタ20、21で構成さ
れた第3のスイッチ回路28はオフの状態を保持する。
13がオフとなるので、トランジスタ14はオフしたま
まであり、そのため、トランジスタ20、21で構成さ
れた第3のスイッチ回路28はオフの状態を保持する。
【0018】よって、入力端子18に供給される入力信
号がスイッチ回路27を通してトランジスタ24のベー
スに供給され、出力端子26から出力される。
号がスイッチ回路27を通してトランジスタ24のベー
スに供給され、出力端子26から出力される。
【0019】制御信号入力端子10に、前記V3より高
電位の信号(ハイレベル信号)が入力されると、トラン
ジスタ5がオンし、トランジスタ4がオフとなる。トラ
ンジスタ5のオンで、トランジスタ13、14で構成さ
れたカレントミラー回路が動作し、トランジスタ20、
21で構成されたスイッチ回路28をオンさせる。一方
、トランジスタ4のオフで、トランジスタ11、12で
構成されたカレントミラー回路は動作せず、スイッチ回
路27はオフとなる。また、トランジスタ4のオフでト
ランジスタ15もオフとなり、トランジスタ21のベー
スには電源23の電圧VREFが印加され、出力端子2
6にこの電位の出力信号が現われる。
電位の信号(ハイレベル信号)が入力されると、トラン
ジスタ5がオンし、トランジスタ4がオフとなる。トラ
ンジスタ5のオンで、トランジスタ13、14で構成さ
れたカレントミラー回路が動作し、トランジスタ20、
21で構成されたスイッチ回路28をオンさせる。一方
、トランジスタ4のオフで、トランジスタ11、12で
構成されたカレントミラー回路は動作せず、スイッチ回
路27はオフとなる。また、トランジスタ4のオフでト
ランジスタ15もオフとなり、トランジスタ21のベー
スには電源23の電圧VREFが印加され、出力端子2
6にこの電位の出力信号が現われる。
【0020】制御信号入力端子10に、前記電位V3と
同電位の制御信号が印加されると、トランジスタ4、5
がオンし、トランジスタ11、12およびトランジスタ
13、14でそれぞれ構成されたカレントミラー回路と
トランジスタ15とを動作させ、スイッチ回路27、2
8をオンさせるとともに、トランジスタ21のベース電
位がV4になる。
同電位の制御信号が印加されると、トランジスタ4、5
がオンし、トランジスタ11、12およびトランジスタ
13、14でそれぞれ構成されたカレントミラー回路と
トランジスタ15とを動作させ、スイッチ回路27、2
8をオンさせるとともに、トランジスタ21のベース電
位がV4になる。
【0021】よって、出力端子26には、入力端子18
より入力された信号成分が、前記電位V4より低い電位
の期間だけ出力され、前記電位V4より高い電位の期間
にはトランジスタ21のベース電位のV4が出力される
。
より入力された信号成分が、前記電位V4より低い電位
の期間だけ出力され、前記電位V4より高い電位の期間
にはトランジスタ21のベース電位のV4が出力される
。
【0022】ここで、電位V4はVREFの前後に同一
期間出力される、いわばVREFの輪郭強調用として利
用するものである。
期間出力される、いわばVREFの輪郭強調用として利
用するものである。
【0023】なお、トランジスタ8は、制御信号入力端
子10からの信号がない状態のときにに、つねにトラン
ジスタ4をオンさせてトランジスタ4、5で構成された
スイッチ回路を安定した状態に保つためのものである。
子10からの信号がない状態のときにに、つねにトラン
ジスタ4をオンさせてトランジスタ4、5で構成された
スイッチ回路を安定した状態に保つためのものである。
【0024】このように、制御信号入力端子10に供給
される制御信号の電圧を選ぶことで、二値切換を行ない
、二種類の文字レベルを映像信号に挿入することができ
る。
される制御信号の電圧を選ぶことで、二値切換を行ない
、二種類の文字レベルを映像信号に挿入することができ
る。
【0025】以上の説明から明らかなように、本実施例
によれば、トランジスタ15と抵抗22とを追加するこ
とで、従来例の文字挿入回路から一組のスイッチ回路と
カレントミラー回路を省略することができ、三値の制御
信号を用いることなく、二値の制御信号で二種類の文字
レベルを映像信号に挿入することができる。
によれば、トランジスタ15と抵抗22とを追加するこ
とで、従来例の文字挿入回路から一組のスイッチ回路と
カレントミラー回路を省略することができ、三値の制御
信号を用いることなく、二値の制御信号で二種類の文字
レベルを映像信号に挿入することができる。
【0026】
【発明の効果】以上のように本発明は、二値の制御信号
で、二種類の文字レベルを映像信号に挿入することがで
きる優れた文字挿入回路を実現できるものである。
で、二種類の文字レベルを映像信号に挿入することがで
きる優れた文字挿入回路を実現できるものである。
【図1】本発明の一実施例における文字挿入回路の回路
図
図
【図2】従来の文字挿入回路の回路図
1 電源端子
2、3 抵抗
4、5 トランジスタ
6 定電流源
7 第1のスイッチ回路、
8 トランジスタ
9 抵抗
10 制御信号入力端子
11〜17 トランジスタ
18 入力端子
19 定電流源
20、21 トランジスタ
22 抵抗
23 直流電源
24 トランジスタ
25 定電流源
26 出力端子
27 第2のスイッチ回路
28 第3のスイッチ回路
Claims (1)
- 【請求項1】一方の主電極が互いに接続された一対のト
ランジスタで構成された第1のスイッチ回路と、前記第
1のスイッチ回路の一方のトランジスタのベースに制御
信号が供給するための制御信号入力端子と、一方の主電
極が互いに接続された一対のトランジスタで構成された
第2のスイッチ回路と、前記第2のスイッチ回路の一方
のトランジスタのベースに入力信号を供給するための入
力端子と、一方の主電極が互いに接続された一対のトラ
ンジスタで構成され、その一方のトランジスタのベース
および他方の主電極が前記第2のスイッチ回路の一方の
トランジスタのベースおよび他方の主電極に接続された
第3のスイッチ回路と、前記第3のスイッチ回路の他方
のトランジスタのベースに所定の電位を与えるための電
源と、前記第2、第3のスイッチ回路の接続点からの出
力信号が供給される出力端子とを備え、前記第1のスイ
ッチ回路の一方のトランジスタの出力で前記第2のスイ
ッチ回路の導通状態を、また、前記第1のスイッチ回路
の他方のトランジスタの出力で前記第3のスイッチ回路
の導通状態をそれぞれ制御し、さらに前記第1のスイッ
チ回路の他方のトランジスタの出力で前記第3のスイッ
チ回路への前記電源による電位供給を制御するとともに
、前記制御信号入力端子に二値の制御信号を入力して、
二種類の文字レベルを映像信号に挿入可能とした文字挿
入回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3116001A JPH04343388A (ja) | 1991-05-21 | 1991-05-21 | 文字挿入回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3116001A JPH04343388A (ja) | 1991-05-21 | 1991-05-21 | 文字挿入回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04343388A true JPH04343388A (ja) | 1992-11-30 |
Family
ID=14676387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3116001A Pending JPH04343388A (ja) | 1991-05-21 | 1991-05-21 | 文字挿入回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04343388A (ja) |
-
1991
- 1991-05-21 JP JP3116001A patent/JPH04343388A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08102628A (ja) | 差動増幅回路 | |
| KR890011217A (ko) | 논리 회로 | |
| JP2743401B2 (ja) | Ecl回路 | |
| US6288660B1 (en) | BiCMOS circuit for controlling a bipolar current source | |
| JP2852972B2 (ja) | 差動出力端を有するttlからecl/cmlへの変換回路 | |
| US4801825A (en) | Three level state logic circuit having improved high voltage to high output impedance transition | |
| JPS5972230A (ja) | 電子回路 | |
| EP0134925A1 (en) | Comparator circuit having full supply common mode input | |
| JPS6237849B2 (ja) | ||
| JPS5914828B2 (ja) | デコ−ダ回路 | |
| JPH026685Y2 (ja) | ||
| JP2847149B2 (ja) | スイッチング回路 | |
| KR940000251Y1 (ko) | 3진 인버터 회로 | |
| JPS6255327B2 (ja) | ||
| JP3039174B2 (ja) | スイッチ回路 | |
| KR950008531Y1 (ko) | 아날로그 신호의 선택 스위칭회로 | |
| JPH0296411A (ja) | カレントミラー回路 | |
| JP2636558B2 (ja) | 論理判定回路 | |
| JPH0250519A (ja) | 遅延されたスイッチオフを有する低電圧制御された予備電子回路 | |
| JP2761807B2 (ja) | 信号処理装置 | |
| SU1443160A1 (ru) | Коммутатор напр жени | |
| WO1983002698A1 (en) | Reset circuit for data latches | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JP2953805B2 (ja) | データ保持ラッチ回路 | |
| US6847233B1 (en) | Emitter coupled logic circuit with a data reload function |