JPH04343393A - 文字表示装置 - Google Patents
文字表示装置Info
- Publication number
- JPH04343393A JPH04343393A JP3115198A JP11519891A JPH04343393A JP H04343393 A JPH04343393 A JP H04343393A JP 3115198 A JP3115198 A JP 3115198A JP 11519891 A JP11519891 A JP 11519891A JP H04343393 A JPH04343393 A JP H04343393A
- Authority
- JP
- Japan
- Prior art keywords
- character
- shift register
- read
- video ram
- increment counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、文字表示装置に関し特
にビデオＲＡＭを効率的に使用した装置に関する。
にビデオＲＡＭを効率的に使用した装置に関する。
【０００２】
【従来の技術】図３は従来例の文字表示装置ブロック図
を示す。水平同期信号Ｈ２と垂直同期信号Ｖ３とクロッ
クＯＳＣ４とで制御されるタイミングジェネレータ１か
らの制御信号によってアドレスカウンタ５が動作し、こ
のアドレスカウンタ５の出力はビデオＲＡＭ６の読出し
番地となる。ビデオＲＡＭ６のデータは、キャラクタＲ
ＯＭ７を読出す番地となり、キャラクタＲＯＭ７の出力
データはシフトレジスタ１０ａに入り、ここで直並列変
換されて出力コントローラ８によって表示用信号ＤＯ９
に変換される。
を示す。水平同期信号Ｈ２と垂直同期信号Ｖ３とクロッ
クＯＳＣ４とで制御されるタイミングジェネレータ１か
らの制御信号によってアドレスカウンタ５が動作し、こ
のアドレスカウンタ５の出力はビデオＲＡＭ６の読出し
番地となる。ビデオＲＡＭ６のデータは、キャラクタＲ
ＯＭ７を読出す番地となり、キャラクタＲＯＭ７の出力
データはシフトレジスタ１０ａに入り、ここで直並列変
換されて出力コントローラ８によって表示用信号ＤＯ９
に変換される。
【０００３】一般に、キャラクタＲＯＭ７のマトリクス
は、６×９ドットの一例では、図４のように示される。 このキャラクタＲＯＭ７は、表１に示すように６４キャ
ラクタ分用意されているが、漢字は精度を要するため４
キャラクタ分で１文字表示となっている。
は、６×９ドットの一例では、図４のように示される。 このキャラクタＲＯＭ７は、表１に示すように６４キャ
ラクタ分用意されているが、漢字は精度を要するため４
キャラクタ分で１文字表示となっている。
【０００４】
【表１】
【０００５】また、この場合のビデオＲＡＭ６のマップ
は、次の表２のようになっている。
は、次の表２のようになっている。
【０００６】
【表２】
【０００７】この場合、図３の装置による表示例は、図
５に示すように、英字に対して漢字が４倍の大きさで表
示されていることになる。
５に示すように、英字に対して漢字が４倍の大きさで表
示されていることになる。
【０００８】
【発明が解決しようとする課題】上述したように従来の
文字表示装置では、１キャラクタで構成される文字と複
数のキャラクタで構成される文字とを同時に表示する場
合は表示されるキャラクタの大きさが異なってしまうと
いう問題点があった。
文字表示装置では、１キャラクタで構成される文字と複
数のキャラクタで構成される文字とを同時に表示する場
合は表示されるキャラクタの大きさが異なってしまうと
いう問題点があった。
【０００９】本発明の目的は、このような問題を解決し
、１キャラクタの文字と複数キャラクタの文字とを同じ
大きさで表示し、英字と漢字とを同じ大きさに表示でき
るようにした文字表示装置を提供することにある。
、１キャラクタの文字と複数キャラクタの文字とを同じ
大きさで表示し、英字と漢字とを同じ大きさに表示でき
るようにした文字表示装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の構成は、水平同
期信号，垂直同期信号およびクロックによりつくられる
所定読出タイミングで所定表示パターンを読出すビデオ
ＲＡＭと、このビデオＲＡＭのデータから読出番地の指
定されるキャラクタＲＯＭと、このキャラクタＲＯＭの
出力データを一時保持するシフトレジスタとを含む文字
表示装置において、前記ビデオＲＡＭのデータをデコー
ドし前記キャラクタＲＯＭの番地をインクリメントする
複数キャラクタデコードＮ進インクリメントカウンタと
、このＮ進インクリメントカウンタによって駆動され前
記シフトレジスタの駆動速度を制御するシフトレジスタ
書込読出し速度制御回路とを備えることを特徴とする。
期信号，垂直同期信号およびクロックによりつくられる
所定読出タイミングで所定表示パターンを読出すビデオ
ＲＡＭと、このビデオＲＡＭのデータから読出番地の指
定されるキャラクタＲＯＭと、このキャラクタＲＯＭの
出力データを一時保持するシフトレジスタとを含む文字
表示装置において、前記ビデオＲＡＭのデータをデコー
ドし前記キャラクタＲＯＭの番地をインクリメントする
複数キャラクタデコードＮ進インクリメントカウンタと
、このＮ進インクリメントカウンタによって駆動され前
記シフトレジスタの駆動速度を制御するシフトレジスタ
書込読出し速度制御回路とを備えることを特徴とする。
【００１１】
【実施例】図１は本発明の一実施例のブロック図を示す
。本実施例は、図３に対して４進インクリメント１１と
、シフトレジスタ書込読出速度制御回路１２とが付加さ
れている。
。本実施例は、図３に対して４進インクリメント１１と
、シフトレジスタ書込読出速度制御回路１２とが付加さ
れている。
【００１２】水平同期信号Ｈ２，垂直同期信号Ｖ３，制
御用クロックＯＳＣ４で制御されるタイミングジェネレ
ータ１の出力によってアドレスカウンタ５が動作し、こ
の出力はビデオＲＡＭ６の読出し番地となり、指定され
たビデオＲＡＭ６からのデータは複数キャラクタデコー
ドＮ進インクリメントカウンタ１１に供給される。
御用クロックＯＳＣ４で制御されるタイミングジェネレ
ータ１の出力によってアドレスカウンタ５が動作し、こ
の出力はビデオＲＡＭ６の読出し番地となり、指定され
たビデオＲＡＭ６からのデータは複数キャラクタデコー
ドＮ進インクリメントカウンタ１１に供給される。
【００１３】本実施例ではキャラクタＲＯＭは、図４に
示すような６×９ドットのマトリクスで、表１のような
６４キャラクタのＣＲＯＭマップとなっている。この場
合、ビデオＲＡＭ６のマップは、次の表３の例のように
２行×１２桁合計１２文字分となっている。
示すような６×９ドットのマトリクスで、表１のような
６４キャラクタのＣＲＯＭマップとなっている。この場
合、ビデオＲＡＭ６のマップは、次の表３の例のように
２行×１２桁合計１２文字分となっている。
【００１４】
【表３】
【００１５】複数キャラクタデコードＮ進インクリメン
トカウンタ１１は、本実施例では４進となる。このＮ進
インクリメントカウンタ１１では、１キャラクタが１文
字か、Ｎキャラクタが１文字かを選択し、１キャラクタ
：１文字の場合ビデオＲＡＭ６の出力データをそのまま
キャラクタＲＯＭ７の読出し番地として供給し、キャラ
クタＲＯＭ７の出力はシフトレジスタ１０に供給される
。この場合、シフトレジスタ書込読出速度制御回路１２
は通常速度での書込読出し信号をシフトレジスタ１０に
与える。シフトレジスタ１０によって直並列変換された
信号は出力コントローラ８に加えられ、ここで時系列の
表示信号ＤＯ９として出力される。
トカウンタ１１は、本実施例では４進となる。このＮ進
インクリメントカウンタ１１では、１キャラクタが１文
字か、Ｎキャラクタが１文字かを選択し、１キャラクタ
：１文字の場合ビデオＲＡＭ６の出力データをそのまま
キャラクタＲＯＭ７の読出し番地として供給し、キャラ
クタＲＯＭ７の出力はシフトレジスタ１０に供給される
。この場合、シフトレジスタ書込読出速度制御回路１２
は通常速度での書込読出し信号をシフトレジスタ１０に
与える。シフトレジスタ１０によって直並列変換された
信号は出力コントローラ８に加えられ、ここで時系列の
表示信号ＤＯ９として出力される。
【００１６】図２は本実施例を用いた場合の表示例の表
示図である。ＰＬＡＹ ＡＯ５：１２は１キャラクタ
が１文字で構成されているもので、図４の場合のＣＲＯ
Ｍ６の例の英数−１〜８に相当する。
示図である。ＰＬＡＹ ＡＯ５：１２は１キャラクタ
が１文字で構成されているもので、図４の場合のＣＲＯ
Ｍ６の例の英数−１〜８に相当する。
【００１７】再生する場合は、４キャラクタが１文字で
構成されるものとなり、図４のＣＲＯＭの例の漢字１−
１〜１−４，２−１〜２−４に相当する。
構成されるものとなり、図４のＣＲＯＭの例の漢字１−
１〜１−４，２−１〜２−４に相当する。
【００１８】この場合には、ビデオＲＡＭ６は、表３の
マップ例に示すように、ＶＲＡＭ−５，ＶＲＡＭ−６で
指定される。
マップ例に示すように、ＶＲＡＭ−５，ＶＲＡＭ−６で
指定される。
【００１９】これらの例では、表１のＣＲＯＭ６のマッ
プ例で示すと、ＶＲＡＭ−５のＣ５，Ｃ４，Ｃ３，Ｃ２
，Ｃ１，Ｃ０が１１００００、ＶＲＡＭ−６のＣ５，Ｃ
４，Ｃ３，Ｃ２，Ｃ１，Ｃ０が１１０１００を入力して
おくと、複数キャラクタデコードＮ進インクリメントカ
ウンタ１１が動作し、漢字１−１〜２−４を指定するＲ
ＯＭ読出し番地が発生し、同時に速度制御回路１２によ
り、シフトレジスタ読出し書込み速度も速くなって文字
の大きさが同一で表示される。
プ例で示すと、ＶＲＡＭ−５のＣ５，Ｃ４，Ｃ３，Ｃ２
，Ｃ１，Ｃ０が１１００００、ＶＲＡＭ−６のＣ５，Ｃ
４，Ｃ３，Ｃ２，Ｃ１，Ｃ０が１１０１００を入力して
おくと、複数キャラクタデコードＮ進インクリメントカ
ウンタ１１が動作し、漢字１−１〜２−４を指定するＲ
ＯＭ読出し番地が発生し、同時に速度制御回路１２によ
り、シフトレジスタ読出し書込み速度も速くなって文字
の大きさが同一で表示される。
【００２０】なお、第１の実施例で示した複数キャラク
タデコードＮ進インクリメントカウンタ１１を複数を備
えることによって、Ｎキャラクタが１文字からＮ±αキ
ャラクタが１文字の任意のマトリクスの文字に対応が可
能となる。
タデコードＮ進インクリメントカウンタ１１を複数を備
えることによって、Ｎキャラクタが１文字からＮ±αキ
ャラクタが１文字の任意のマトリクスの文字に対応が可
能となる。
【００２１】
【発明の効果】以上説明したように本発明では、ビデオ
ＲＡＭの数を増加させることなく、読出しの出来るキャ
ラクタＲＯＭの数を増加させることが出来るので、内蔵
するキャラクタが多ければ多い程、１キャラクタを指定
するビデオＲＡＭのビット数も大きくなり、複数キャラ
クタ＝１文字の数が増加する程その効果が大きくなり、
ＩＣ化に有利となる。またＲＯＭの構成が１つで複数の
マトリクスの文字が表示出来ＲＯＭおよびその周辺回路
の構成も簡単となる。
ＲＡＭの数を増加させることなく、読出しの出来るキャ
ラクタＲＯＭの数を増加させることが出来るので、内蔵
するキャラクタが多ければ多い程、１キャラクタを指定
するビデオＲＡＭのビット数も大きくなり、複数キャラ
クタ＝１文字の数が増加する程その効果が大きくなり、
ＩＣ化に有利となる。またＲＯＭの構成が１つで複数の
マトリクスの文字が表示出来ＲＯＭおよびその周辺回路
の構成も簡単となる。
【図１】本発明の一実施例のブロック図。
【図２】図１の表示例を示す表示図。
【図３】従来例の文字表示装置のブロック図。
【図４】従来のキャラクタＲＯＭ（ＣＲＯＭ）の構成を
示す表示図。
示す表示図。
【図５】図３による表示例の表示図。
１ タイミングジェネレータ
２ 水平同期信号Ｈ
３ 垂直同期信号Ｖ
４ クロックＯＳＣ
５ アドレスカウンタ
６ ビデオＲＡＭ
７ キャラクタＲＯＭ
８ 出力コントローラ
９ 表示出力信号ＤＯ
１０，１０ａ シフトレジスタ
１１ 複数キャラクタデコードＮ進インクリメン
トカウンタ
トカウンタ
Claims (1)
- 【請求項１】 水平同期信号，垂直同期信号およびク
ロックによりつくられる所定読出タイミングで所定表示
パターンを読出すビデオＲＡＭと、このビデオＲＡＭの
データから読出番地の指定されるキャラクタＲＯＭと、
このキャラクタＲＯＭの出力データを一時保持するシフ
トレジスタとを含む文字表示装置において、前記ビデオ
ＲＡＭのデータをデコードし前記キャラクタＲＯＭの番
地をインクリメントする複数キャラクタデコードＮ進イ
ンクリメントカウンタと、このＮ進インクリメントカウ
ンタによって駆動され前記シフトレジスタの駆動速度を
制御するシフトレジスタ書込読出し速度制御回路とを備
えることを特徴とする文字表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3115198A JPH04343393A (ja) | 1991-05-21 | 1991-05-21 | 文字表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3115198A JPH04343393A (ja) | 1991-05-21 | 1991-05-21 | 文字表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04343393A true JPH04343393A (ja) | 1992-11-30 |
Family
ID=14656789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3115198A Pending JPH04343393A (ja) | 1991-05-21 | 1991-05-21 | 文字表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04343393A (ja) |
-
1991
- 1991-05-21 JP JP3115198A patent/JPH04343393A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2797435B2 (ja) | 表示コントローラ | |
| JPS58193583A (ja) | ラスタ走査表示装置用記号発生装置および記号回転方法 | |
| JP3282116B2 (ja) | 表示駆動装置 | |
| KR890006572Y1 (ko) | 카운터를 이용한 문자 발생장치 | |
| JP2885573B2 (ja) | 画像処理装置 | |
| JP2576912Y2 (ja) | 固定パターン表示制御装置 | |
| JPS607478A (ja) | 画像表示装置 | |
| JPS5913642Y2 (ja) | ドツトマトリクス表示装置 | |
| JPS62148992A (ja) | 表示制御装置 | |
| JPH023513B2 (ja) | ||
| JPH0760307B2 (ja) | 文字表示装置 | |
| JPS62254273A (ja) | 表示制御装置 | |
| JPH01123291A (ja) | 表示装置 | |
| JPS58192082A (ja) | キヤラクタデイスプレイにおける画面の２分割表示方式 | |
| JPH0130153B2 (ja) | ||
| JPH0462590B2 (ja) | ||
| JPS62121489A (ja) | デイスプレイ装置 | |
| JPS62150290A (ja) | 文字表示装置 | |
| JPH0380493U (ja) | ||
| JPS63131181A (ja) | 文字表示装置 | |
| JPS62160490A (ja) | 表示回路 | |
| JPH03171926A (ja) | パラレル／シリアル変換回路 | |
| JPH06103432B2 (ja) | パラレル／シリアル変換制御方式 | |
| JPS63229492A (ja) | カナ漢字混在表示方式 | |
| JPS629912B2 (ja) |