JPH04344486A - 可変遅延線とこれを用いた超音波診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、制御端子に印加する電
気信号により遅延時間を連続的に変化できる遅延回路及
びこの遅延回路を整相回路内の遅延回路として用いダイ
ナミックフォーカスを可能とした超音波診断装置に関す
る。

【０００２】

【従来の技術】超音波診断装置は、探触子により被検体
に超音波を送受波し、体内からの反射波信号に基づいて
被検体内部の情報を得るようになっている。ここで、被
検体内部の深さの異なる各部のいずれの場所においても
高い分解能の画像が得られるようにするため、体内から
の反射波の受信に際し、受波の焦点を時間の経過と共に
動的に変化させるダイナミックフォーカスが行われる。 このとき、上記受波の焦点あわせは、幅の狭い短冊状に
形成された振動子素子を複数個配列した探触子、あるい
は同心円状に配置した複数のリング状振動子素子から成
る探触子の上記それぞれの振動子素子からの受波信号を
、遅延線を用いて適宜遅延して加算することによって行
われる。この回路は一般に整相回路と呼ばれている。 そして、受波の焦点位置は上記の各々の遅延線の遅延時
間により定まるので、ダイナミックフォーカスは、複数
の受波信号に与えるべき遅延時間を体内からの反射波の
発生深度に応じて動的に変更することによって実現させ
る。

【０００３】上記の遅延時間の変更は、遅延線に適切な
間隔でタップを設け、これらのタップを電子スイッチを
用いて選択切り換えして行なう。この場合、上記電子ス
イッチの切り換え時にノイズが発生して、遅延線を介し
て受波信号に混入することがあり、診断情報に誤った信
号が出現することがあった。そこで、このような現象を
改善するために、上記電子スイッチを用いればよいがこ
のような電子スイッチは高価であるので遅延線のそれぞ
れのタップ毎に多数設けると価格が上昇して経済的でな
いという欠点があった。

【０００４】以上のような問題点に対処して、タップ切
換スイッチを備えた遅延線をそれぞれ有し焦点区間を互
いに異ならせた二系統の整相回路を交互に使用すると共
に、一方の整相回路が使用されている間に他方の整相回
路のタップを切り換えるようにした装置が特開昭５６−
１１２２３４号公報で提案されている。この公報に記載
された従来の超音波診断装置は、図１１に示すように、
複数の振動子素子１１，１２，…，１ｎが配列され超音
波を送受波するアレー型の探触子２と、この探触子２の
各振動子素子１１〜１ｎからの受波信号に所定の遅延時
間を与えて位相を揃え加算して出力する二系統の整相回
路３，３′と、これらの整相回路３，３′内の各遅延線
の終端抵抗の信号を増幅する増幅器４，４′と、上記二
系統の整相回路３，３′からの出力信号を交互に切り換
えるための電子スイッチ５と、上記各整相回路３，３′
で整相された信号を検波、圧縮する検波器６と、この検
波器６からの出力信号を画像として表示する表示装置７
とを備えて成っていた。ここで、上記二系統の整相回路
３，３′はそれぞれ上記探触子２の各振動子素子１１〜
１ｎからの受波信号を入力して増幅する定電流源出力型
の増幅器８１，８２，…，８ｎ；８１′，８２′，…，
８ｎ′と、遅延線９，９′と、これらの遅延線９，９′
に適宜の間隔で設けられたタップを選択切り換えする電
子スイッチから成るタップ切換スイッチ１０１，１０２
，…，１０ｎ；１０１′，１０２′，…，１０ｎ′とか
ら成る。なお、図１１において、符号１１は電子スイッ
チ５及びタップ切換スイッチ１０１〜１０ｎ，１０１′
〜１０ｎ′を切り換え制御するための制御器である。

【０００５】このように構成された超音波診断装置にお
いては、上記それぞれのタップ切換スイッチ１０１〜１
０ｎ及び１０１′〜１０ｎ′の切り換えは、それらが所
属する整相回路３または３′の出力端（４，４′）が電
子スイッチ５の切り換えにより次段（６）から切り離さ
れている間に行われるので、上記タップ切換スイッチ１
０１〜１０ｎまたは１０１′〜１０ｎ′の動作により発
生するノイズが次段以降の信号に混入することはない。 したがって、多数必要とされる上記タップ切換スイッチ
１０１〜１０ｎ及び１０１′〜１０ｎ′は、ノイズが発
生してもよい安価なスイッチで間に合わせることができ
る。 このとき、各整相回路３，３′からの出力信号を交互に
切り換える電子スイッチ５は、常に信号が流れている部
分を切り換えるので、ノイズの発生の少ない高価なスイ
ッチを用いなければならないが、その個数がわずかであ
ることから得に価格が上昇するものではなく、全体とし
てはコスト上昇を抑えることができる。これにより、ダ
イナミックフォーカス時の各タップ切換スイッチ１０１
〜１０ｎまたは１０１′〜１０ｎ′の切り換えにより発
生するノイズの影響を受けないようにしていた。

【０００６】しかし、このような従来の超音波診断装置
においては、図１１に示すように、二系統の整相回路３
，３′を用意することから、高価な遅延線９，９′を二
系統分必要とし、回路規模が大きくなると共に、コスト
も上昇するものであった。このような問題点に対処する
ため、インダクタと、逆電圧の大きさにより静電容量が
変化する可変容量ダイオードとを組み合わせて構成した
可変型の遅延線を用いた整相回路を有する超音波診断装
置が特開昭５５−１５１２８０号公報で提案されている
。

【０００７】この公報に記載された超音波診断装置を図
１２を参照して説明する。図１２において、符号ＴＤは
超音波探触子を示しており、ｄｉはその個々のエレメン
トである。符号Ａ１は前置増幅器群を示しており、ｅｉ
はその個々の増幅器である。符号ＤＬは可変型の遅延線
群を示しており、ｆｉはその個々の遅延線である。符号
Ａ２はバッファ増幅器群を示しており、ｇｉはその個々
の増幅器である、また、符号Ａ３は加算増幅器を示して
いる。さらに、符号Ｐはマイクロ・コンピュータやファ
ーム・ウェア（ＲＯＭ等）を利用した制御部を示してい
る。さらにまた、符号ＤＡはディジタル・アナログ変換
器を示し、符号ＭＸは信号分配器を示している。

【０００８】超音波探触子ＴＤの各エレメントｄｉで受
信した反射波信号は、それぞれの各前置増幅器ｅｉで増
幅され、各遅延線ｆｉでそれぞれ遅延され、各バッファ
増幅器ｇｉで増幅され、加算増幅器Ａ３によって加算増
幅される。このとき、制御部Ｐは、個々の遅延線ｆｉの
遅延量制御信号を順次出力する。この出力信号は、ディ
ジタル・アナログ変換器ＤＡによって逐一アナログ信号
に変換され、信号分配器ＭＸを通じて順次各遅延線ｆｉ
に与えられる。これらの各遅延線ｆｉに与えられたアナ
ログの制御信号は、その各遅延線ｆｉごとに設けられた
コンデンサＣｉに保持される。この保持時間は数百ｕｓ
程度でよいので、上記コンデンサＣｉは容量の小さなも
のでよい。

【０００９】ここで、個々の遅延線ｆｉは、例えば図１
３に示すように構成される。図１３において、符号Ｌは
インダクタを示し、ＶＣは可変容量ダイオードを示し、
Ｃは高周波バイパス用のコンデンサを示している。この
回路は、通常のＬＣ遅延線の静電容量素子を可変容量ダ
イオードＶＣで置き換えたものになっている。この各可
変容量ダイオードＶＣのアノードは共通に接続され、そ
こにアナログ制御信号が与えられる。さらに、その共通
接続点はコンデンサＣを介して設置される。なお、この
コンデンサＣは、上記アナログ制御信号保持用のコンデ
ンサＣｉと共用できる。そして、可変容量ダイオードＶ
Ｃの静電容量は、前記信号分配器ＭＸを介して与えられ
るアナログ制御信号に応じて変わるので、各遅延線ｆｉ
は、遅延時間が可変なものとなる。

【００１０】このように構成された超音波診断装置の動
作は、次のとおりである。まず、制御部Ｐは、一つの方
位角における受波の開始に先立って、その方位角に受波
の指向性を合わせるための個々の遅延線ｆｉ用の制御信
号を順次出力する。これらの制御信号は、ディジタル・
アナログ変換器ＤＡで逐一アナログ信号に変換され、信
号分配器ＭＸによって該当する遅延線ｆｉに順次与えら
れる。このような制御信号の供給は、方位角切り換えの
合間を利用して高速に行われる。そして、上記各遅延線
ｆｉに供給されたアナログの制御信号は、コンデンサＣ
ｉに一つの方位角での受波が完了するまで保持される。 その後、一つの方位角での受波が完了したら、制御部Ｐ
は、次の方位角用の制御信号群を出力し、上記と同様に
して各遅延線ｆｉに供給する。以下、同様の動作を繰返
し、被検音場について例えばセクタ走査を行なう。この
ような受波の指向性の切り換えは、制御部Ｐが順次に出
力する信号をアナログ信号に変換して各遅延線ｆｉの高
周波バイパス用のコンデンサＣに逐一印加することによ
り行われるので、比較的簡単な制御機構によって実現で
きる。この場合、アナログ制御信号によって可変容量ダ
イオードＶＣの静電容量を変えたとき、遅延線ｆｉにお
いては、遅延時間ばかりでなく、特性インピーダンスと
信号の減衰量も変化する。制御信号の値が遅延線ｆｉご
とに異なる。このため、各遅延線ｆｉを経てきた信号は
、ここに条件が異なるので、そのまま加算増幅しても正
しい反射合成が行えないという問題があった。

【００１１】このような問題を解決するために、各遅延
線ｆｉの遅延時間の変更に合わせて、遅延線ｆｉの終端
抵抗の値と、前置の増幅器ｅｉまたはバッファの増幅器
ｇｉのゲインとが補償的に変更されるようになっている
。その例を一つの遅延線ｆｉについて示すと、図１４の
とおりである。図１４において、制御部Ｐは遅延線ｆｉ
の遅延時間制御信号のほかに、電界効果トランジスタを
備えた終端抵抗Ｚの制御信号と前置の増幅器ｅｉのゲイ
ン制御信号とを出力し、これらの制御信号がディジタル
・アナログ変換器ＤＡによってディジタル信号に変換さ
れ、信号分配器ＭＸを介してそれぞれ遅延線ｆｉの可変
容量ダイオードと、終端抵抗Ｚの電界効果トランジスタ
と、可変ゲインの前置増幅器ｅｉとに与えられる。そし
て、上記遅延線ｆｉと終端抵抗Ｚの制御信号を、超音波
反射波の発生点に整相回路の収束点が一致するように、
時間と共に変えることによりダイナミックフォーカスが
可能となる。このような構成によれば、大きな整相回路
を必要としないため、超音波診断装置のコストを低減す
ることができる。

【００１２】

【発明が解決しようとする課題】図１２〜図１４に示す
ように、可変容量ダイオードＶＣを用いた可変型の遅延
線ｆｉと、電界効果トランジスタを備えた終端抵抗Ｚと
を用いた遅延回路は、小型にして必要な機能を有してい
るが、上記終端抵抗Ｚが周囲温度によりその抵抗値が変
わるため整相回路の特性劣化を生じ、超音波診断装置と
しての性能が低下するものであった。また、上記終端抵
抗Ｚの電界効果トランジスタの特性に合わせて装置の調
整をしなければならなかった。さらに、この可変型の遅
延線においては、遅延時間を制御するための可変容量ダ
イオードＶＣのバイアス電圧と遅延時間の変化と共に変
化する遅延線の特性インピーダンスに一致すべく終端抵
抗Ｚとなる電界効果トランジスタのゲート電圧の二種の
制御信号が各々の遅延線において必要となる。この可変
遅延線における遅延時間、及び特性インピーダンスと可
変容量ダイオードのバイアス電圧の関係は、可変容量ダ
イオードの接合容量とバイアス電圧の関係により与えら
れるが、これらの関係は可変容量ダイオードの形名ある
いは製品ロットごとの特性のばらつきにより一定でない
ため上記の二種の制御信号は、可変容量ダイオードの形
名あるいは製品ロットが異なる場合の特性の差異により
それぞれ求めた数値表に基づいて発生することが必要と
なる。

【００１３】そこで、本発明は、このような問題点を解
決することができる遅延回路及びこの遅延回路を整相回
路内の遅延回路として用いダイナミックフォーカスを可
能とした超音波診断装置を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明による遅延回路は、インダクタと、逆電圧の
大きさにより静電容量が変化する可変容量ダイオードと
を用い、この可変容量ダイオードの逆電圧の変化により
遅延時間が変化する可変遅延線を構成すると共に、この
可変遅延線の信号源抵抗及び終端抵抗として、定電流で
駆動した電界効果トランジスタのソース・ドレイン間の
電位と基準電圧との差を増幅器でとりその差電圧を上記
電界効果トランジスタのソース・ドレイン間の抵抗が上
記定電流の大きさに対応して可変設定される可変抵抗回
路を用い、上記可変遅延線の可変容量ダイオードの逆電
圧でもって遅延時間を制御する制御電圧を可変容量ダイ
オードの逆電圧と静電容量の関係特性で補正した電圧で
もって可変抵抗回路の抵抗値を変えるようにしたもので
ある。

【００１５】また、上記可変抵抗回路は、特性が揃った
複数個の電界効果トランジスタを近接配置した素子を備
え、定電流にて駆動される電界効果トランジスタのソー
ス・ドレイン間の電位と基準電圧との差を増幅器でとり
その差電圧を上記一方の１個の電界効果トランジスタの
ゲートに印加し、一方の電界効果トランジスタと共に該
他方の電界効果トランジスタのソース・ドレイン間の抵
抗が上記定電流の大きさに対応して可変設定されるもの
としてもよい。

【００１６】さらに上記電界効果トランジスタのソース
・ドレイン間の抵抗値が、ソース・ドレイン間の電圧に
依存して変化する非直線性を改善するためにソース・ド
レイン間に印加される信号電圧をゲートに印加する制御
電圧に重畳してゲートに印加されるごとく帰還を施すよ
うにすると効果的である。

【００１７】また、上記遅延回路の関連発明としての超
音波診断装置は、複数の振動子素子が配列され超音波を
送受波する探触子と、この探触子の各振動子素子からの
受波信号に所定の遅延時間を与える遅延回路を有しこれ
らの遅延回路で位相が揃えられた受波信号を加算して出
力する整相回路と、この整相回路で整相された信号を検
波する検波器と、この検波器からの出力信号を画像とし
て表示する表示装置とを備えて成る超音波診断装置にお
いて、上記整相回路内の遅延回路として、上記遅延回路
を用いたものである。

【００１８】

【作用】上記のように構成された遅延回路は、インダク
タと可変容量ダイオードとで構成する可変遅延線の上記
可変容量ダイオードの逆電圧変化により遅延時間を変化
させると共に、上記可変遅延線の両端に設けられた整合
抵抗としての可変抵抗回路の抵抗値を上記可変容量ダイ
オードの逆電圧に対応した電圧でもって上記可変遅延線
の遅延時間の変化に伴って変えることにより、簡単な制
御回路でもって常に上記可変遅延線と可変抵抗回路のイ
ンピーダンス整合がとれるようにして時間の変化による
遅延特性が劣化しないように動作すると共に可変容量ダ
イオード特性のばらつきのトリミングを容易にする。

【００１９】また、上記のように構成された超音波診断
装置は、その整相回路内の各々遅延回路において、簡単
な制御回路でもって常に可変遅延線と可変抵抗回路のイ
ンピーダンス整合をとり、遅延時間の変化による遅延特
性が劣化しないようにした遅延回路を用いることにより
、一系統の整相回路だけでダイナミックフォーカスを可
能とするものである。

【００２０】

【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。図１は本発明による遅延回路の実施例
を示す回路図である。この遅延回路は、従来の遅延線を
用いたものと異なり、その制御端子に印加される電気信
号により遅延時間が連続的に変化するもので、その構成
を考えるに至った思考過程を図２（ａ）及び（ｂ）を参
照しながら説明する。

【００２１】まず、図２に従来の整相回路に用いられて
いる集中定数形遅延線の単位部分の回路構成を示す。こ
の単位部分は、図２（ａ）または（ｂ）に示すようにＴ
形の対象回路とされており、同図（ａ）の回路はインダ
クタＬ／２，Ｌ／２とキャパシタＣとを有して成り、定
Ｋ形低域フィルタと呼ばれるものであり、同図（ｂ）の
回路は上記（ａ）に示した二つのインダクタＬ／２が電
磁結合しているためその結果得られる等価回路であり、
誘導ｍ形低域フィルタと呼ばれるものである。そして、
上記の単位部分を多数従属接続することにより集中定数
形遅延線が構成される。このような構成の集中定数形遅
延線を用いると、必要な遅延時間を分布定数形遅延線よ
りも小さい信号減衰で、しかも小型化して得ることがで
きる。

【００２２】ここで、図２（ａ）の定Ｋ形低域フィルタ
において、フィルタの両端は特性インピーダンスで終端
されているものと仮定する。いま、入力として理想的な
ステップ電圧を加えると、出力電圧の遅延時間ｔｓ及び
立ち上がり時間ｔ１は、 となる。この単位部分がｎ個従属接続されている場合の
全体の遅延時間ｔｄ及び立ち上がり時間ｔｒは、となる
。よって、上記ｔｄ及びｔｒが与えられたとき、必要な
区間の数ｎ及びインダクタＬ並びにキャパシタＣは、次
式で与えられる。

【００２３】また、単位部分として図２（ｂ）に示す誘
導ｍ形低域フィルタを用いると、遅延時間ｔｄと立ち上
がり時間ｔｒとの比が同じ場合は、同図（ａ）に示す定
Ｋ形低域フィルタを用いるのと比べて従属接続する区間
数ｎが１６％少なくてよい。このとき、同図（ｂ）にお
いて例えばｍ＝１．２７とすると、伝達信号の波形のオ
ーバシュート及びｔ１／ｔｓに関しては同図（ａ）に示
す定Ｋ形低域フィルタを用いるよりも優れている。

【００２４】以上述べたように、インダクタＬとキャパ
シタＣとから成る集中定数形遅延線の遅延時間ｔｄは第
（３）式により与えられることがわかる。そして、図２
（ａ）または（ｂ）のいずれの形のフィルタを用いても
、そのキャパシタＣの容量を変えることにより、集中定
数形遅延線の遅延時間を可変とすることができる。

【００２５】そこで、本発明においては、図２（ａ）ま
たは（ｂ）に示す単位部分を多数従属接続して成る集中
定数形遅延線におけるキャパシタＣを、逆電圧の大きさ
により静電容量が変化する可変容量ダイオードで構成す
ることにより、図１に示す本発明による遅延回路が実現
される。すなわち、本発明による遅延回路は図１に示す
ように、インダクタＬと、逆電圧の大きさにより静電容
量が変化する可変容量ダイオードＶＣ，ＶＣ′とを用い
、この可変容量ダイオードＶＣ，ＶＣ′の逆電圧の変化
により遅延時間により遅延時間が変化する可変遅延線１
２を構成すると共に、この可変遅延線１２の信号源抵抗
及び終端抵抗として、定電流源で駆動される電界効果ト
ランジスタのソース・ドレイン間の電位と基準電圧との
差を増幅器でとりその差電圧を上記電界効果トランジス
タのゲートに負帰還を施し、該電界効果トランジスタの
ソース・ドレイン間の抵抗が上記定電流源の電流値に対
応して可変設定される可変設定回路１３ａ、１３ｂを用
い、上記定電流源の制御信号として可変容量ダイオード
の逆電圧を発生させる制御信号と同一のものを用いる構
成としている。

【００２６】上記可変遅延線１２は、インダクタＬ，Ｌ
と、複数個の可変容量ダイオードＶＣ，ＶＣ′を一組と
したものとをＴ形の対称回路に接続して成る単位部分を
、多数従属接続して構成されている。そして、一方の可
変容量ダイオードＶＣの陰極と、他方の可変容量ダイオ
ードＶＣ′の陰極とが共通接続されると共に、上記一方
の可変容量ダイオードＶＣの陽極はそのまま接地され、
他方の可変容量ダイオードＶＣ′の陽極はインダクタＬ
及び抵抗Ｒを介して接地されている。このため、上記の
各可変容量ダイオードＶＣとＶＣ′には、同じ直流電位
が印加されることとなる。また、上記２個の可変容量ダ
イオードＶＣ，ＶＣ′の陰極同志を共通接続した箇所に
は、制御部１４からそれぞれ抵抗ｒを介して逆電圧ｖが
印加され、この逆電圧ｖによって静電容量を変えて遅延
時間が制御される。なお、上記抵抗ｒは、各組の可変容
量ダイオードＶＣ，ＶＣ′に制御信号線１５を介して信
号が流れ、それぞれの可変容量ダイオードＶＣ，ＶＣ′
の組相互間で干渉するのを防止するために設けたもので
ある。

【００２７】なお、図１において、符号Ｒは可変遅延線
１２の入力端ａまたは出力端ｂをそれぞれ接地するため
の抵抗を示しており、上記可変遅延線１２の信号源抵抗
または終端抵抗の一部となるもので、この抵抗Ｒの接地
により各組の可変容量ダイオードＶＣ，ＶＣ′の陽極の
直流電位は接地レベルと同じにされている。また、符号
Ｃは直流阻止用のカップリングコンデンサである。この
抵抗Ｒは可変抵抗回路の抵抗に比べ十分大な値にしてお
くと、可変抵抗の抵抗値を可変遅延線の特性インピーダ
ンスと等しくすることにより整合をとることができる。

【００２８】ここで、上記可変遅延線１２は、各組の可
変容量ダイオードＶＣ，ＶＣ′の逆電圧の大きさにより
その静電容量を変化させると、遅延時間と共に特性イン
ピーダンスも変化する。このことから、信号の入出力端
ａ，ｂでインピーダンスの不整合による信号波形の変形
や伝送効率の変動が生じないように、信号源抵抗と終端
抵抗は、遅延時間の制御に対応して常に上記可変遅延線
１２と整合するように変化させる必要がある。そのため
、上記信号源抵抗と終端抵抗の部分には、電気信号によ
り抵抗値が変化する可変抵抗回路１３ａ，１３ｂがそれ
ぞれ設けてある。この可変抵抗回路１３ａ，１３ｂは、
図３に示すように、特性が揃った２個の電界効果トラン
ジスタＱ１，Ｑ２を近接配置した素子を備え、制御電圧
Ｅｃにより制御される定電流源にドレイン接続された方
の電界効果トランジスタＱ２のソース・ドレイン間の電
位と基準電圧（Ｅｒ）との差を増幅器１６でとりその差
電圧を上記一方の電界効果トランジスタＱ２のゲートに
負帰還を施すと共に、このゲート電圧を他方の電界効果
トランジスタＱ１のゲートに印加し、該他方の電界効果
トランジスタＱ１のソース・ドレイン間の抵抗が上記制
御基準電圧（Ｅｃ）に対応して可変設定されるものであ
る。そして、上記２個の電界効果トランジスタＱ１，Ｑ
２としては、接合型電界効果トランジスタが用いられ、
これら２個の接合型電界効果トランジスタを例えば同一
のシリコン基板上に作成すると共に近接して配置するこ
とにより、上記２個の電界効果トランジスタＱ１，Ｑ２
間の温度差が非常に小さい構造の素子とされている。

【００２９】上記一方の電界効果トランジスタＱ２のド
レイン電極には、定電流源１７が接続されており、該電
界効果トランジスタＱ２のドレイン電位を基準電圧Ｅｒ
との差電圧が増幅器１６により増幅され、この出力電圧
が上記電界効果トランジスタＱ２のゲートに負帰還を施
すように結線されている。したがって、上記一方の電界
効果トランジスタＱ２が非飽和領域で動作するように定
電流源１７に供給する電圧＋Ｖ及び電流Ｉを定めると、
ゲート電圧で制御される電界効果トランジスタＱ２のソ
ース・ドレイン間の抵抗Ｒｄｓにより、該電界効果トラ
ンジスタＱ２のドレイン電圧は、Ｒｄｓ・Ｉとなる。

【００３０】上記ソース・ドレイン間の抵抗Ｒｄｓは、
ゲート電圧Ｖｇｓに制御されるため、その制御定数をＫ
とすると、 となる。そして、上記ゲート電圧Ｖｇｓは、電界効果ト
ランジスタＱ２のドレイン電圧Ｒｄｓ・Ｉと基準電圧−
Ｅｒとの差電圧を増幅器１６により増幅したものである
ため、該増幅器１６の利得をＡ０とすると、となる。こ
こで、上記増幅器１６の利得Ａ０が十分に大きく−ＫＡ
０≫１ならば、Ｒｄｓ／−ＫＡ０≒０となり、第（９）
式から となる。従って、 となる。ここにｋは定数である。この第（１０）式から
ソース・ドレイン間の抵抗Ｒｄｓは、上記制御電圧Ｅｃ
１に反比例した値に制御することができることがわかる
。この場合、ゲート電圧Ｖｇｓにより制御される接合型
の電界効果トランジスタＱ２のソース・ドレイン間の抵
抗Ｒｄｓが温度により変動しても、即ち温度により前記
第（８）式の定数Ｋが変化しても、増幅器１６の利得Ａ
０が十分に大きいと、上記抵抗Ｒｄｓは制御電圧Ｅｒに
対応した値に設定することができる。

【００３１】一方、図３において、２個の電界効果トラ
ンジスタＱ１，Ｑ２は特性の揃ったものを用いており、
これらが近接配置されていることから両者間の温度差は
少なく、一方の電界効果トランジスタＱ２のゲートに印
加したゲート電圧Ｖｇｓを他方の電界効果トランジスタ
Ｑ１のゲートに印加すると、この電界効果トランジスタ
Ｑ１のソース・ドレイン間の抵抗は、上記一方の電界効
果トランジスタＱ１のソース・ドレイン間の抵抗Ｒｄｓ
と全く同じとなる。以上のような動作により、他方の電
界効果トランジスタＱ１のソース・ドレイン間の抵抗は
、基準定電圧源１７の電圧Ｅｒを正確に定めると、２個
の電界効果トランジスタＱ１，Ｑ２の特性が揃っている
場合は、その特性に依存することなく、制御部１４から
出力される制御電圧Ｅｃに反比例した値に設定すること
ができる。

【００３２】図４（ａ）〜（ｃ）は図３に示す制御信号
Ｅｃによりその大きさが制御できる定電流源１７の内部
構成を示す回路図である。ここに示した定電流源１７′
はバイポーラトランジスタの出力抵抗を利用したもので
、符号Ｔｒ２が定電流トランジスタであり、定電流Ｉを
図３に示す電界効果トランジスタＱ２に供給するように
なっている。そして、バイアストランジスタＴｒ１の電
流Ｉ１は、Ｔｒ４からなる電圧・電流変換回路により与
えられ、Ｔｒ４の順方向電流増幅率ｈｆｅが十分大きい
と次式で与えられる。 となる。また、トランジスタのエミッタ電流Ｉｅは、エ
ミッタ・ベース間の電圧Ｖｂｅとは次式に示す関係があ
る。 ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子
の電荷、Ｉｓは飽和電流でありエミッタ面積に比例する
量である。従って、２個のトランジスタＴｒ１，Ｔｒ２
のエミッタ面積をそれぞれＡ１，Ａ２とすると、これら
を集積した場合に両トランジスタＴｒ１，Ｔｒ２を近接
して配置すれば、定電流トランジスタＴｒ２のコレクタ
電流Ｉは、飽和電流Ｉｓにおいてエミッタ面積以外の項
はほとんど同一となるためベース電流を無視して、次の
ようになる。 そして、この定電流Ｉが電界効果トランジスタＱ２に供
給される。従って、制御電圧Ｅｃの大きさに比例した定
電流が電界効果トランジスタＱ２に与えられる。

【００３３】次に図４（ｂ）に示した定電流源１７″は
、上述の図４（ｂ）の定電流源１７′を改良したもので
、この回路においては、定電流トランジスタＴｒ２′の
ベース電流はバイアス電流Ｉ１から引き出されるが、バ
イアストランジスタＴｒ１′のベース電流は上記定電流
トランジスタＴｒ２′から供給されるようになっている
。従って、ベース電流の影響は著しく低減される。ここ
で、全てのトランジスタＴｒ１′，Ｔｒ２′，Ｔｒ３′
の順方向電流増幅率ｈｆｅを一定とすると、定電流Ｉは
次式で与えられる。 従って、ｈｆｅを例えば１００とすると、誤差率は０．
０２％以下となり、集積回路化したものを電界効果トラ
ンジスタＱ２に接続して所要の機能を発揮することがで
きる。この回路においても（ａ）の回路と同様電流Ｉ１
はＴｒ４と抵抗Ｒからなる電圧・電流変換回路により与
えられ、制御電圧Ｅｃに比例した定電流源として駆動さ
れる。

【００３４】図４（ｃ）は（ａ）に示した定電流回路１
７′の電圧・電流変換回路として利得が十分大きくする
ことができ、トランジスタのベース・エミッタ間の電圧
Ｖｂｅが温度により変化するため温度ドリフトを少なく
した差動増幅ＩＣ演算増幅器Ａ０を用いたものである。 ここで抵抗Ｒに流れる電流Ｉ１による電圧Ｉ１Ｒは制御
電圧Ｅｃと比較され、演算増幅器Ａ０によりトランジス
タＴｒ４を駆動して負帰還を施すようになっている。こ
のＡ０，Ｔｒ４，Ｒからなる電圧・電流変換回路により
Ｉ１なる定電流が与えられるため（ａ）に示した回路よ
り精度が向上する。

【００３５】なお、図３に示した可変抵抗回路１３ａ，
１３ｂにおいては、電界効果トランジスタＱ１，Ｑ２の
ソース・ドレイン間の電圧Ｖｄｓとドレイン電流とは、
正確に比例しないため信号が非線形歪を生じ、信号の大
きさにより図１に示す可変遅延線１２と整合とがとれな
いという問題が生ずる。このような問題については、図
５に示す回路構成によりゲートに負帰還を施すことによ
って、改善することができる。

【００３６】図６は可変抵抗回路１３ａ，１３ｂの他の
実施例を示す回路図である。図３においては、特性の揃
った２個の電界効果トランジスタＱ１，Ｑ２を用いた例
を示したが、この実施例による可変抵抗回路１３ａ，１
３ｂは、一つの電界効果トランジスタＱ２のソース電位
を基準電圧（Ｅｒ）との差を増幅器１６でとり、その差
電圧を上記電界効果トランジスタＱ２のゲートに負帰還
を施すと共に、制御電圧Ｅｃにより制御される定電流源
１７に接続され定電流動作される。該電界効果トランジ
スタＱ１のソース・ドレイン間の抵抗が上記制御電圧（
Ｅｃ）に対応して可変設定されるものである。そして、
上記電界効果トランジスタＱ１としては、接合型電界効
果トランジスタが用いられている。なお、ここで抵抗Ｒ
３とコンデンサＣ３はローパスフィルタで、端子Ｃｄ間
に印加される高周波信号が増幅器１６に印加しないよう
にしたもので、端子Ｃｄ間の高周波信号により増幅器１
６の帰還ループは動作しないようにするものである。

【００３７】図６の実施例の場合、電界効果トランジス
タＱ１のドレインとソース間の抵抗Ｒｄｓが増幅器１６
を介した負帰還による制御により所定の値に設定される
が、上記電界効果トランジスタＱ１の温度変動による特
性の変化を補償するための制御を超音波エコー信号より
十分遅くして、制御系の応答速度を下げるために増幅器
１６の周波数帯域を超音波エコー信号の周波数より小さ
くすると、上記電界効果トランジスタＱ１のソース・ド
レイン間の抵抗Ｒｄｓを図１に示す可変遅延線１２の整
合抵抗として用いることができる。図６においては、抵
抗Ｒ３とコンデンサＣ３とによりローパスフィルタを構
成し、超音波信号が増幅器１６に入力しないようになっ
ている。そのため、端子ｃとｄの間の超音波信号により
電界効果トランジスタＱ２のドレインに印加される電圧
は、帰還ループによりゲートには伝達されないため、図
３に示した回路の一方の電界効果トランジスタＱ２と同
様に、上記の抵抗Ｒｄｓは、制御電圧Ｅｃに反比例して
一定に制御され、上記端子ｃ，ｄ間の抵抗を可変遅延線
１２の整合抵抗として用いることができる。

【００３８】図７は可変抵抗回路１３ａ，１３ｂの更に
他の実施例を示す回路図である。この実施例は、図３に
示す回路に対し図５に示す回路を適用して、２個の接合
型電界効果トランジスタＱ１，Ｑ２に対し抵抗Ｒ１，Ｒ
２により負帰還を施し、ソース・ドレイン間の電圧Ｖｄ
ｓとドレイン電流Ｉｄの非直線性を改善したものである
。なお、電圧・電流変換回路を持った定電流源１７とし
ては、図４に示す回路を適用すればよい。この場合は、
制御電圧Ｅｃにより端子ｃ，ｄ間の抵抗を上記電圧Ｅｃ
に反比例した値に制御でき、且つ２個の電界効果トラン
ジスタＱ１，Ｑ２の特性が揃っていれば、その量産時の
特性に偏差があっても、周囲温度の変化により特性が変
わっても十分大きな利得Ａ０の増幅器１６を用いること
により、制御電圧Ｅｃによる抵抗設定に誤差が生じない
。

【００３９】以上説明したように、図３及び図６並びに
図７に示した電気信号Ｅｃの大きさに反比例して抵抗を
制御可能な可変抵抗回路１３ａ，１３ｂを、可変遅延線
の整合抵抗として用いることにより可変遅延線１２に接
続され高周波信号（例えば１〜１０ＭＨｚ）が流れて動
作する部分は、他方の電界効果トランジスタＱ１のソー
ス・ドレイン間のみで、他の部分は抵抗値を制御する低
周波信号を扱うため、高速の素子を必要としない。従っ
て、２個の電界効果トランジスタＱ１，Ｑ２と定電流源
１７のみでビデオ信号周波数に対応した設計を行えばよ
い。また、回路実装上も高速の素子及び高周波信号を扱
う部分が少ないため、製作コストが廉価になる。以上の
説明は電界効果トランジスタとして接合型電界効果トラ
ンジスタを取り上げ説明したが、広いソース・ドレイン
間の電圧にたいしドレイン電流が比例する特性のＭＯＳ
形電界効果トランジスタ（例えばソニー製のＣＸＤ７５
００Ｍ）を用いてもよい。

【００４０】以上図３、図４、図５、図６、図７に示し
た可変抵抗回路を整合抵抗として用いた可変遅延線とそ
の制御回路の実施例を図８に示す。ここで１３ａと１３
ｂは既に説明した如く定電流源の大きさが制御電圧Ｅｃ
によって制御することにより抵抗値Ｒｄｓが式（１０）
で示される如くＥｃと反比例する特性を持つ可変抵抗回
路である。インダクタＬ、可変容量ダイオードＶＣ，Ｖ
Ｃ′とこれらのバイアス電圧ｖは抵抗ｒを介して印加す
るように構成された可変遅延線は、結合コンデンサＣを
介して整合用可変抵抗と高周波変圧器Ｔに接続されてい
る。上記の可変抵抗回路１３ａと１３ｂの制御電圧Ｅｃ
はこの可変遅延線の制御データＤにより定まるＡＤコン
バータ１８の出力電圧より与えられ、可変容量ダイオー
ドのバイアス電圧ｖはＡＤコンバータ１８′より与えら
れるように構成されている。可変容量ダイオードＶＣ，
ＶＣ′の静電容量Ｃｖとそのバイアス電圧ｖとの間の関
係例を図９に示す。このようなＣｖとｖの関係曲線は、
可変容量ダイオードの形名により異なる特性となり、同
じ形名のものでもロットが変わると異なることがある。 ここで可変容量ダイオードの静電容量をバイアス電圧ｖ
の関数としてＣｖ（ｖ）と表すとバイアス電圧ｖの関数
としての可変遅延線の遅延時間Ｔ（ｖ）は次の如く表せ
る。 一方、バイアス電圧ｖの関数としての特性インピーダン
スＺ（ｖ）は次の如く表せる。 ここにＫ′，Ｋ″は比例定数である。ここでＡＤコンバ
ータ１８の入力データを表す変数をＤとし、とおく。即
ち図８のＲＯＭ１８″はその入力データＤと出力データ
Ｖとの間において なる関係の数値が表として記入されているものとする。 ここでＡＤコンバータ１８′は入力データＶにたいして
ｖなる電圧ｖが出力されるようになっているためｖ＝Ｖ
と置くことができるため となる。従って式（１５）より となる。一方可変抵抗１３ａ，１３ｂの抵抗値は式（１
０）より明らかな如く となる。ここでＡＤコンバータの出力電圧Ｅｃはデータ
Ｄにより与えられＥｃ＝Ｄなる関係にあるため、となる
。式（１６）と（１７）よりＲＯＭ１８″に、ここで用
いられる可変容量ダイオードのバイアス電圧と静電容量
の関係より与えられる適切な表を記入することにより可
変抵抗の値Ｒｄｓは、制御信号Ｄの変化により変化する
可変遅延線の特性インピーダンスの変化に対応した値に
迫随して変化し、常にインピーダンス整合がとれるよう
になる。

【００４１】なお、図１において、可変遅延線１２の入
力端ａには、電圧・電流変換器１９が設けられており、
この電圧・電流変換器１９を介して入力信号電圧が定電
流信号に変換され、この定電流信号で上記可変遅延線１
２を駆動するようになっている。また、可変遅延線１２
の出力端ｂには、掛算器２０が設けられている。この掛
算器２０は、上記可変遅延線１２の特性インピーダンス
Ｒ０が変わると、該可変遅延線１２の出力端ｂに現われ
る信号電圧はｉＲ０となり、Ｒ０の大きさにより変化す
るため、これを補正するものである。そして、この掛算
器２０の倍率は、制御部１４から送出される制御電圧Ｅ
ｃで制御されるようになっている。この制御部は図８に
示したＡＤコンバータ１８，１８′、ＲＯＭ１８″から
構成されたものである。さらに、図１において、符号Ｔ
１，Ｔ２，Ｔ３，…，Ｔｎは可変遅延線１２の適宜の位
置に設けられたタップを示している。これらのタップＴ
１〜Ｔｎを適切に選ぶことにより、複数の信号にそれぞ
れ一定の関係で遅延を与えた後に加算する操作が可能と
なる。

【００４２】図１０は図１に示す遅延回路の関連発明と
しての超音波診断装置の実施例を示すブロック図である
。この超音波診断装置は、電子セクタ走査形とされてお
り、例えば短冊状に形成された複数の振動子素子１１，
１２，…，１ｎが一列上に配置され超音波を送受波する
探触子２と、この探触子２の各振動子素子１１〜１ｎか
らの受波信号を入力し時間と共に利得を増加させ検診深
度に応じて信号強度を補正する複数の可変利得増幅器２
２１，２２２，…，２２ｎと、これら各可変利得増幅器
２２１〜２２ｎからの出力信号に所定の遅延時間を与え
て位相を揃え加算して出力する整相回路２３と、この整
相回路２３で整相された信号を検波する検波器６と、こ
の検波器６からの出力信号を画像として表示する表示装
置７とを備えてなる。そして、上記整相回路２３は、探
触子２の各振動子素子１１〜１ｎで受波するエコー信号
のチャンネル数の分だけ並列に設けられ各可変利得増幅
器２２１〜２２ｎからの出力信号に所定の遅延時間を与
える複数の遅延回路２４１，２４２，…，２４ｎと、こ
れらの遅延回路２４１〜２４ｎの出力側にそれぞれ接続
され各遅延回路２４１〜２４ｎからの出力信号の電圧を
定電流信号源に変換する電圧・電流変換回路２５１，２
５２，…，２５ｎと、ｎチャンネルの入力信号線及びｍ
チャンネルの出力信号線が図示のように交差しその交点
にそれぞれアナログスイッチ２６，２６，…が配設され
たクロスポイントスイッチ２７と、このクロスポイント
スイッチ２７の出力信号線に適宜の間隔でｍチャンネル
分設けたタップがそれぞれ接続されたタップ付ＬＣ遅延
線２８とからなる。なお、上記タップ付ＬＣ遅延線２８
の両端部に接続された抵抗Ｒは、該タップ付ＬＣ遅延線
２８の特性インピーダンスとインピーダンスマッチング
をとった終端抵抗である。また、前記可変利得増幅器２
２１〜２２ｎの動作は、制御部１４からの制御信号Ｓ１
′で制御されるようになっている。

【００４３】ここで、本実施例においては、上記整相回
路２３内の遅延回路２４１〜２４ｎとしては、図１に示
す回路構成とされその制御端子に入力する電気信号（制
御信号）Ｅｃ，ｖ，Ｅｃ′により遅延時間が連続的に変
えられる遅延回路が用いられている。この遅延回路２４
１〜２４ｎは、制御部１４からの制御信号Ｓ２′（図１
における制御端子に印加される電気信号Ｅｃ，ｖ，Ｅｃ
′）により、時間と共に超音波ビームの収束点を深い所
へ移動するようにその収束位置が制御されるようになっ
ている。そして、上記タップ付ＬＣ遅延線２８の終端抵
抗Ｒに現われる信号電圧は、上記各遅延回路２４１〜２
４ｎにより適宜遅延を与えられた後、さらにクロスポイ
ントスイッチ２７により選択されたタップ位置に対応し
た遅延時間に相当する遅延が与えられ、それぞれの信号
が加算される。従って、上記の遅延回路２４１〜２４ｎ
は、タップ付ＬＣ遅延線２８のタップ間隔で決まる遅延
時間の分解能をさらに細分してその遅延時間の分解能を
上げるという役割も持っている。このとき、上記タップ
付ＬＣ遅延線２８の遅延時間は、主に超音波ビームの偏
向方向を設定するための役割を行うこととなる。なお、
上記遅延回路２４１〜２４ｎとタップ付ＬＣ遅延線２８
との併用により、タップ付ＬＣ遅延線２８のタップ間隔
はある程度粗にしても問題なく、クロスポイントスイッ
チ２７のアナログスイッチ２６の数を少なくすることが
できる。また、上記クロスポイントスイッチ２７の動作
は、制御部１４からの制御信号Ｓ３で制御されるように
なっている。さらに、上記の各遅延回路２４１〜２４ｎ
は、必要に応じて複数段を従属接続したものを用いても
よい。

【００４４】このような構成により、本実施例の電子セ
クタ走査形の超音波診断装置においては、整相回路２３
内の各遅延回路２４１〜２４ｎがその制御端子への制御
信号の入力だけで遅延時間が連続的に変えられるので、
一系統の整相回路２３だけで超音波ビームの収束点を連
続的に移動するダイナミックフォーカスが実現できる。

【００４５】

【発明の効果】本発明による遅延回路（図１）は以上の
ように構成されたので、その制御端子に印加する制御信
号だけで遅延時間と可変遅延線の整合抵抗を連続的に変
化させることができる。従って、従来のような遅延線に
適宜の間隔で設けられたタップを電子スイッチを用いて
選択切り換えすることなく、その切り換え時にノイズが
発生するようなことを完全に防止することができる。こ
のことから、他の回路部品等にノイズが混入するのを防
止して、装置としての信頼性を向上することができる。 とくに、可変遅延線１２の特性インピーダンスと整合を
とるために設けた可変抵抗回路１３ａ，１３ｂは、電界
効果トランジスタのドレイン電位と制御電圧との差を増
幅器でとりその差電圧を上記電界効果トランジスタのゲ
ートに負帰還を施し該電界効果トランジスタのソース・
ドレイン間の抵抗が上記トランジスタの定電流源の制御
電圧に対応して可変設定され、且つ可変遅延線を構成す
る可変容量ダイオードのバイアス電圧を静電容量の関係
に対応したデータを記憶したＲＯＭからなる構成とする
ことにより、遅延時間と整合抵抗の制御信号が同一の簡
単な回路構成で、遅延時間を変化させる動作時に上記可
変容量ダイオードの特性に対応して常に整合がとれる可
変抵抗回路の達成とここに用いる上記電界効果トランジ
スタの特性の偏差及び周囲温度による影響が少なく、一
定且つ良好な可変遅延回路特性を達成することができる
。

【００４６】また、本発明による超音波診断装置は以上
のように構成されたので、整相回路内の遅延回路として
図１に示す回路構成の遅延回路を用いることにより、そ
の制御端子に印加する電気信号だけで遅延時間を連続的
に変化させて所望の位置に超音波ビームの収束点を移動
することができる。従って、従来の整相回路内の遅延線
のようにノイズが発生することがないので、二系統の整
相回路２３だけでダイナミックフォーカスを実現するこ
とができる。このことから、回路規模を小さくすること
ができ、装置を小型化できると共にコスト低下を図るこ
とができる。また、従来のような二系統の整相回路から
の信号を切り換えて表示するのではなく、一系統の整相
回路からの信号をそのまま表示装置７に表示するだけで
あるので、画像に明暗の段差が発生することなく、均一
な画質の画像が得られ、診断をやり易くすることができ
る。

【図面の簡単な説明】

【図１】本発明による遅延回路の実施例を示す回路図

【
図２】上記の遅延回路の構成を考えるに至った思考過程
を説明するための回路図

【図３】可変抵抗回路の内部構成の一例を示す回路図

【
図４】上記可変抵抗回路内の定電流源の内部構成例を示
す回路図

【図５】図３に示す可変抵抗回路の問題点を改善するた
め電界効果トランジスタのゲートに負帰還を施す回路構
成を示す回路図

【図６】可変抵抗回路の他の実施例を示す回路図

【図７
】可変抵抗回路の更に他の実施例を示す回路図

【図８】
本発明による遅延回路の第二の実施例を示す回路図

【図９】端子間容量対逆電圧特性を示すグラフ

【図１０
】本発明による遅延回路の関連発明としての超音波診断
装置の実施例を示すブロック図

【図１１】従来の超音波
診断装置を示すブロック図

【図１２】超音波診断装置に
おける従来の整相回路の例を示す回路図

【図１３】上記の整相回路における個々の遅延線の構成
を示す回路図

【図１４】図１１に示す整相回路の一部を示す要部回路
図

【符号の説明】

１　　　　　　振動子素子 ２　　　　　　探触子 ６　　　　　　検波器 ７　　　　　　表示装置 １２　　　　可変遅延線 １３ａ　　可変抵抗回路 １３ｂ　　可変抵抗回路 １４　　　　制御部 １６　　　　増幅器 １７　　　　定電流源 １８　　　　ＡＤコンバータ １８′　　ＡＤコンバータ １８″　　ＲＯＭ １９　　　　電圧・電流変換器 ２０　　　　掛算器 ２１　　　　高周波変圧器 ２３　　　　整相回路 ２４ｎ　　遅延回路 Ｌ　　　　　　インダクタ ＶＣ　　　　可変容量ダイオード ＶＣ′　　可変容量ダイオード Ｑ１　　　　　電界効果トランジスタ Ｑ２　　　　　電界効果トランジスタ ｖ　　　　　　送電圧 Ｅｃ　　　　制御電圧 Ｄ　　　　　　制御信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】インダクタと逆電圧の大きさにより静電容
   量が変化する可変容量ダイオードを用い、この可変容量
   ダイオードの逆電圧の変化により遅延時間が変化する可
   変遅延線を構成すると共に、この可変遅延線の信号源抵
   抗及び終端抵抗として定電流で駆動する電界効果トラン
   ジスタのソース・ドレイン間の電位と基準電圧との差を
   増幅器で増幅し上記トランジスタのゲートに帰還を施し
   てソース・ドレイン間の抵抗が上記定電流源の制御電圧
   に対応して設定される可変抵抗回路を用い、且つ可変容
   量ダイオードの逆電圧を与える制御信号に基づいて可変
   容量ダイオードの逆電圧と静電容量の関係より決まる関
   数関係に基づいて遅延時間の制御信号を変換して与えら
   れる電圧でもって上記定電流源の制御電圧とすることに
   より、上記可変遅延線の遅延時間の制御に伴って可変抵
   抗回路の抵抗値を変えることを特徴とする可変遅延回路
   。
2. 【請求項２】複数の振動子素子が配列され超音波を送受
   波する探触子と、この探触子の各振動子素子からの受波
   信号に所定の遅延時間を与える遅延回路を有しこれらの
   遅延回路で位相が揃えられた受波信号を加算して出力す
   る整相回路と、この整相回路で整相された信号を検波す
   る検波器と、この検波器からの出力信号を画像として表
   示する表示装置とを備えて成る超音波診断装置において
   、上記整相回路内の遅延回路として、請求項１に記載の
   遅延回路を用いたことを特徴とする超音波診断装置。