JPH04252507A - 遅延回路及びこの遅延回路を用いた超音波診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、制御端子に印加する電
気信号により遅延時間を連続的に変化できる遅延回路及
びこの遅延回路を整相回路内の遅延回路として用いダイ
ナミックフォーカスを可能とした超音波診断装置に関す
る。

【０００２】

【従来の技術】超音波診断装置は、探触子により被検体
に超音波を送受波し、体内からの反射波信号に基づいて
被検体内部の情報を得るようになっている。ここで、被
検体内部の深さの異なる各部のいずれの場所においても
高い分解能の画像が得られるようにするため、体内から
の反射波の受信に際し、受波の焦点を時間の経過と共に
動的に変化させるダイナミックフォーカスが行われる。 このとき、上記受波の焦点合わせは、幅の狭い短冊状に
形成された振動子素子を複数個配列した探触子、あるい
は同心円状に配置した複数のリング状振動子素子から成
る探触子の上記それぞれの振動子素子からの受波信号を
、遅延線を用いて適宜遅延して加算することによって行
われる。この回路は一般に整相回路と呼ばれている。 そして、受波の焦点位置は上記の各々の遅延線の遅延時
間により定まるので、ダイナミックフォーカスは、複数
の受波信号に与えるべき遅延時間を体内からの反射波の
発生深度に応じて動的に変更することによって実現され
る。

【０００３】上記の遅延時間の変更は、遅延線に適切な
間隔でタップを設け、これらのタップを電子スイッチを
用いて選択切り換えて行う。この場合、上記電子スイッ
チの切り換え時にノイズが発生して、遅延線を介して受
波信号に混入することがあり、診断情報に誤った信号が
出現することがあった。そこで、このような現象を改善
するために、上記電子スイッチとしてノイズの発生の少
ないスイッチを用いればよいが、このような電子スイッ
チは高価であるので遅延線のそれぞれのタップ毎に多数
設けると価格が上昇して経済的でないという欠点があっ
た。

【０００４】以上のような問題点に対処して、タップ切
換スイッチを備えた遅延線をそれぞれ有し焦点区間を互
いに異ならせた二系統の整相回路を交互に使用すると共
に、一方の整相回路が使用されている間に他方の整相回
路のタップを切り換えるようにした装置が特開昭５６−
１１２２３４号公報で提案されている。この公報に記載
された従来の超音波診断装置は、図１１に示すように、
複数の振動子素子１１，１２，…，１ｎが配列され超音
波を送受波するアレー型の探触子２と、この探触子２の
各振動子素子１１〜１ｎからの受波信号に所定の遅延時
間を与えて位相を揃え加算して出力する二系統の整相回
路３，３′と、これらの整相回路３，３′内の各遅延線
の終端抵抗の信号を増幅する増幅器４，４′と、上記二
系統の整相回路３，３′からの出力信号を交互に切り換
えるための電子スイッチ５と、上記各整相回路３，３′
で整相された信号を検波、圧縮する検波器６と、この検
波器６からの出力信号を画像として表示する表示装置７
とを備えて成っていた。ここで、上記二系統の整相回路
３，３′は、それぞれ上記探触子２の各振動子素子１１
〜１ｎからの受波信号を入力して増幅する定電流源出力
型の増幅器８１，８２，…，８ｎ；８１′，８２′，…
，８ｎ′と、遅延線９，９′と、これらの遅延線９，９
′に適宜の間隔で設けられたタップを選択切り換えする
電子スイッチから成るタップ切換スイッチ１０１，１０
２，…，１０ｎ；１０１′，１０２′，…，１０ｎ′と
から成る。なお、図１１において、符号１１は電子スイ
ッチ５及びタップ切換スイッチ１０１〜１０ｎ，１０１
′〜１０ｎ′を切り換え制御するための制御器である。

【０００５】このように構成された超音波診断装置にお
いては、上記それぞれのタップ切換スイッチ１０１〜１
０ｎ及び１０１′〜１０ｎ′の切り換えは、それらが属
する整相回路３または３′の出力端（４，４′）が電子
スイッチ５の切り換えにより次段（６）から切り離され
ている間に行われるので、上記タップ切換スイッチ１０
１〜１０ｎまたは１０１′〜１０ｎ′の動作により発生
するノイズが次段以降の信号に混入することはない。従
って、多数必要とされる上記タップ切換スイッチ１０１
〜１０ｎ及び１０１′〜１０ｎ′は、ノイズが発生して
もよい安価なスイッチで間に合わせることができる。こ
のとき、各整相回路３，３′からの出力信号を交互に切
り換える電子スイッチ５は、常に信号が流れている部分
を切り換えるので、ノイズの発生の少ない高価なスイッ
チを用いなければならないが、その個数がわずかである
ことから特に価格が上昇するものではなく、全体として
はコスト上昇を抑えることができる。これにより、ダイ
ナミックフォーカス時の各タップ切換スイッチ１０１〜
１０ｎまたは１０１′〜１０ｎ′の切り換えにより発生
するノイズの影響を受けないようにしていた。

【０００６】しかし、このような従来の超音波診断装置
においては、図１１に示すように、二系統の整相回路３
，３′を用意することから、高価な遅延線９，９′を二
系統分必要とし、回路規模が大きくなると共に、コスト
も上昇するものであった。このような問題点に対処する
ため、インダクタと、逆電圧の大きさにより静電容量が
変化する可変容量ダイオードとを組み合わせて構成した
可変型の遅延線を用いた整相回路を有する超音波診断装
置が特開昭５５−１５１２８０号公報で提案されている
。

【０００７】この公報に記載された超音波診断装置を図
１２を参照して説明する。図１２において、符号ＴＤは
超音波探触子を示しており、ｄｉはその個々のエレメン
トである。符号Ａ１は前置増幅器群を示しており、ｅｉ
はその個々の増幅器である。符号ＤＬは可変型の遅延線
群を示しており、ｆｉはその個々の遅延線である。符号
Ａ２はバッファ増幅器群を示しており、ｇｉはその個々
の増幅器である。また、符号Ａ３は加算増幅器を示して
いる。さらに、符号Ｐはマイクロ・コンピュータやファ
ーム・ウェア（ＲＯＭ等）を利用した制御部を示してい
る。さらにまた、符号ＤＡはディジタル・アナログ変換
器を示し、符号ＭＸは信号分配器を示している。

【０００８】超音波探触子ＴＤの各エレメントｄｉで受
信した反射波信号は、それぞれ各前置増幅器ｅｉで増幅
され、各遅延線ｆｉでそれぞれ遅延され、各バッファ増
幅器ｇｉで増幅され、加算増幅器Ａ３によって加算増幅
される。このとき、制御部Ｐは、個々の遅延線ｆｉの遅
延量制御信号を順次出力する。この出力信号は、ディジ
タル・アナログ変換器ＤＡによって逐一アナログ信号に
変換され、信号分配器ＭＸを通じて順次各遅延線ｆｉに
与えられる。これらの各遅延線ｆｉに与えられたアナロ
グの制御信号は、その各遅延線ｆｉごとに設けられたコ
ンデンサＣｉに保持される。この保持時間は数百μｓ程
度でよいので、上記コンデンサＣｉは容量の小さなもの
でよい。

【０００９】ここで、個々の遅延線ｆｉは、例えば図１
３に示すように構成される。図１３において、符号Ｌは
インダクタを示し、ＶＣは可変容量ダイオードを示し、
Ｃは高周波バイパス用のコンデンサを示している。この
回路は、通常のＬＣ遅延線の静電容量素子を可変容量ダ
イオードＶＣで置き換えたものになっている。この各可
変容量ダイオードＶＣのアノードは共通に接続され、そ
こにアナログ制御信号が与えられる。さらに、その共通
接続点は、コンデンサＣを介して接地される。なお、こ
のコンデンサＣは、上記アナログ制御信号保持用のコン
デンサＣｉと共用できる。そして、可変容量ダイオード
ＶＣの静電容量は、前記信号分配器ＭＸを介して与えら
れるアナログ制御信号に応じて変わるので、各遅延線ｆ
ｉは、遅延時間が可変なものとなる。

【００１０】このように構成された超音波診断装置の動
作は、次のとおりである。まず、制御部Ｐは、一つの方
位角における受波の開始に先立って、その方位角に受波
の指向性を合わせるための個々の遅延線ｆｉ用の制御信
号を順次出力する。これらの制御信号は、ディジタル・
アナログ変換器ＤＡで逐一アナログ信号に変換され、信
号分配器ＭＸによって該当する遅延線ｆｉに順次与えら
れる。このような制御信号の供給は、方位角切換えの合
い間を利用して高速に行われる。そして、上記各遅延線
ｆｉに供給されたアナログの制御信号は、コンデンサＣ
ｉに一つの方位角での受波が完了するまで保持される。 その後、一つの方位角での受波が完了したら、制御部Ｐ
は、次の方位角用の制御信号群を出力し、上記と同様に
して各遅延線ｆｉに供給する。以下、同様の動作を繰り
返し、被検音場について例えばセクタ走査を行う。この
ような受波の指向性の切換えは、制御部Ｐが順次に出力
する信号をアナログ信号に変換して各遅延線ｆｉの高周
波バイパス用のコンデンサＣに逐一印加することにより
行われるので、比較的簡単な制御機構によって実現でき
る。この場合、アナログ制御信号によって可変容量ダイ
オードＶＣの静電容量を変えたとき、遅延線ｆｉにおい
ては、遅延時間ばかりでなく、特性インピーダンスと信
号の減衰量も変化する。制御信号の値が遅延線ｆｉごと
に異なるので、特性インピーダンスと信号減衰量の変化
も遅延線ごとに異なる。このため、各遅延線ｆｉを経て
きた信号は個々に条件が異なるので、そのまま加算増幅
しても正しい反射合成が行えないという問題があった。

【００１１】このような問題を解決するために、各遅延
線ｆｉの遅延時間の変更に合わせて、遅延線ｆｉの終端
抵抗の値と、前置の増幅器ｅｉ又はバッファの増幅器ｇ
ｉのゲインとが補償的に変更されるようになっている。 その例を一つの遅延線ｆｉについて示すと、図１４のと
おりである。図１４において、制御部Ｐは、遅延線ｆｉ
の遅延時間制御信号の他に、電界効果トランジスタを備
えた終端抵抗Ｚの制御信号と前置の増幅器ｅｉのゲイン
制御信号とを出力し、これらの制御信号がディジタル・
アナログ変換器ＤＡによってディジタル信号に変換され
、信号分配器ＭＸを介してそれぞれ遅延線ｆｉの可変容
量ダイオードと、終端抵抗Ｚの電界効果トランジスタと
、可変ゲインの前置増幅器ｅｉとに与えられる。そして
、上記遅延線ｆｉと終端抵抗Ｚの制御信号を、超音波反
射波の発生点に整相回路の収束点が一致するように、時
間と共に変えることによりダイナミックフォーカスが可
能となる。このような構成によれば、大きな整相回路を
必要としないため、超音波診断装置のコストを低減する
ことができる。

【００１２】

【発明が解決しようとする課題】図１２〜図１４に示す
ように、可変容量ダイオードＶＣを用いた可変型の遅延
線ｆｉと、電界効果トランジスタを備えた終端抵抗Ｚと
を用いた遅延回路は、小形にして必要な機能を有してい
るが、上記終端抵抗Ｚが周囲温度によりその抵抗値が変
るため整相回路の特性劣化を生じ、超音波診断装置とし
ての性能が低下するものであった。また、上記終端抵抗
Ｚの電界効果トランジスタに特性バラツキがあると、各
電界効果トランジスタの特性に合わせて装置の調整をし
なければならなかった。さらに、上記終端抵抗Ｚに印加
する信号電圧の大きさによりその抵抗値が変化し、この
非直線性による信号歪に起因して装置の性能が劣化する
ことがあった。

【００１３】そこで、本発明は、このような問題点を解
決することができる遅延回路及びこの遅延回路を整相回
路内の遅延回路として用いダイナミックフォーカスを可
能とした超音波診断装置を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明による遅延回路は、インダクタと、逆電圧の
大きさにより静電容量が変化する可変容量ダイオードと
を用い、この可変容量ダイオードの逆電圧の変化により
遅延時間が変化する可変遅延線を構成すると共に、この
可変遅延線の信号源抵抗及び終端抵抗として、定電流で
駆動する電界効果トランジスタのソース・ドレイン間の
電位と制御電圧との差を増幅器でとりその差電圧を上記
電界効果トランジスタのゲートに負帰還を施し該電界効
果トランジスタのソース・ドレイン間の抵抗が上記制御
電圧に対応して設定される可変抵抗回路を用い、上記可
変遅延線の遅延時間の変化に伴って可変抵抗回路の抵抗
値を変えるようにしたものである。

【００１５】また、上記可変抵抗回路は、特性が揃った
複数個の電界効果トランジスタを近接配置した素子を備
え、一方の電界効果トランジスタのソース・ドレイン間
の電位と制御電圧との差を増幅器でとりその差電圧を上
記一方の電界効果トランジスタのゲートに負帰還を施す
と共に、このゲート電圧を他方の電界効果トランジスタ
のゲートに印加し、該他方の電界効果トランジスタのソ
ース・ドレイン間の抵抗が上記制御電圧に対応して設定
されるものとしてもよい。

【００１６】さらに、上記可変抵抗回路を構成する電界
効果トランジスタとして、接合型電界効果トランジスタ
を用いると効果的である。

【００１７】また、上記遅延回路の関連発明としての超
音波診断装置は、複数の振動子素子が配列され超音波を
送受波する探触子と、この探触子の各振動子素子からの
受波信号に所定の遅延時間を与える遅延回路を有しこれ
らの遅延回路で位相が揃えられた受波信号を加算して出
力する整相回路と、この整相回路で整相された信号を検
波する検波器と、この検波器からの出力信号を画像とし
て表示する表示装置とを備えて成る超音波診断装置にお
いて、上記整相回路内の遅延回路として、上記各手段の
遅延回路を用いたものである。

【００１８】

【作用】上記のように構成された遅延回路は、インダク
タと可変容量ダイオードとで構成する可変遅延線の上記
可変容量ダイオードの逆電圧の変化により遅延時間を変
化させると共に、上記可変遅延線の両端に設けられた整
合抵抗としての可変抵抗回路の抵抗値を、上記可変遅延
線の遅延時間の変化に伴って変えることにより、常に上
記可変遅延線と可変抵抗回路のインピーダンス整合をと
り、遅延時間の変化による遅延特性が劣化しないように
動作する。

【００１９】また、上記のように構成された超音波診断
装置は、その整相回路内の遅延回路として、常に可変遅
延線と可変抵抗回路のインピーダンス整合をとり、遅延
時間の変化による遅延特性が劣化しないようにした遅延
回路を用いることにより、一系統の整相回路だけでダイ
ナミックフォーカスを可能とするものである。

【００２０】

【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。図１は本発明による遅延回路の実施例
を示す回路図である。この遅延回路は、従来の遅延線を
用いたものと異なり、その制御端子に印加される電気信
号により遅延時間が連続的に変化するもので、その構成
を考えるに至った思考過程を図２（ａ）及び（ｂ）を参
照しながら説明する。

【００２１】まず、図２に従来の整相回路に用いられて
いる集中定数形遅延線の単位部分の回路構成を示す。こ
の単位部分は、図２（ａ）または（ｂ）に示すようにＴ
形の対称回路とされており、同図（ａ）の回路はインダ
クタＬ／２，Ｌ／２とキャパシタＣとを有して成り、定
Ｋ形低域フィルタと呼ばれるものであり、同図（ｂ）の
回路は上記（ａ）に示した二つのインダクタＬ／２が電
磁結合しているためその結果得られる等価回路であり、
誘導ｍ形低域フィルタと呼ばれるものである。そして、
上記の単位部分を多数従属接続することにより集中定数
形遅延線が構成される。このような構成の集中定数形遅
延線を用いると、必要な遅延時間を分布定数形遅延線よ
りも小さい信号減衰で、しかも小形化して得ることがで
きる。

【００２２】ここで、図２（ａ）の定Ｋ形低域フィルタ
において、フィルタの両端は特性インピーダンスで終端
されているものと仮定する。いま、入力として理想的な
ステップ電圧を加えると、出力電圧の遅延時間ｔｓ及び
立ち上がり時間ｔ１は、 となる。この単位部分がｎ個従属接続されている場合の
全体の遅延時間ｔｄ及び立ち上がり時間ｔｒは、となる
。よって、上記ｔｄ及びｔｒが与えられたとき、必要な
区間の数ｎ及びインダクタＬ並びにキャパシタＣは、次
式で与えられる。

【００２３】また、単位部分として図２（ｂ）に示す誘
導ｍ形低域フィルタを用いると、遅延時間ｔｄと立ち上
がり時間ｔｒとの比が同じ場合は、同図（ａ）に示す定
Ｋ形低域フィルタを用いるのと比べて従属接続する区間
数ｎが約１６％少なくてよい。このとき、同図（ｂ）に
おいて例えばｍ＝１．２７とすると、伝達信号の波形の
オーバシュート及びｔ１／ｔｓに関しては同図（ａ）に
示す定Ｋ形低域フィルタを用いるよりも優れている。

【００２４】以上述べたように、インダクタＬとキャパ
シタＣとから成る集中定数形遅延線の遅延時間ｔｄは、
第（３）式により与えられることがわかる。そして、図
２（ａ）または（ｂ）のいずれの形のフィルタを用いて
も、そのキャパシタＣの容量を変えることにより、集中
定数形遅延線の遅延時間を可変とすることができる。

【００２５】そこで、本発明においては、図２（ａ）ま
たは（ｂ）に示す単位部分を多数従属接続して成る集中
定数形遅延線におけるキャパシタＣを、逆電圧の大きさ
により静電容量が変化する可変容量ダイオードで構成す
ることにより、図１に示す本発明による遅延回路が実現
される。すなわち、本発明による遅延回路は、図１に示
すように、インダクタＬと、逆電圧の大きさにより静電
容量が変化する可変容量ダイオードＶＣ，ＶＣ′とを用
い、この可変容量ダイオードＶＣ，ＶＣ′の逆電圧の変
化により遅延時間が変化する可変遅延線１２を構成する
と共に、この可変遅延線１２の信号源抵抗及び終端抵抗
として、定電流で駆動する電界効果トランジスタのソー
ス・ドレイン間の電位と制御電圧との差を増幅器でとり
その差電圧を上記電界効果トランジスタのゲートに負帰
還を施し該電界効果トランジスタのソース・ドレイン間
の抵抗が上記制御電圧に対応して設定される可変抵抗回
路１３ａ，１３ｂを用いて構成されている。

【００２６】上記可変遅延線１２は、インダクタＬ，Ｌ
と、複数個の可変容量ダイオードＶＣ，ＶＣ′を一組と
したものとをＴ形の対称回路に接続して成る単位部分を
、多数従属接続して構成されている。そして、一方の可
変容量ダイオードＶＣの陰極と、他方の可変容量ダイオ
ードＶＣ′の陰極とが共通接続されると共に、上記一方
の可変容量ダイオードＶＣの陽極はそのまま接地され、
他方の可変容量ダイオードＶＣ′の陽極はインダクタＬ
及び抵抗Ｒを介して接地されている。このため、上記の
各可変容量ダイオードＶＣとＶＣ′には、同じ直流電位
が印加されることとなる。また、上記２個の可変容量ダ
イオードＶＣ，ＶＣ′の陰極同士を共通接続した箇所に
は、制御部１４からそれぞれ抵抗ｒを介して逆電圧Ｅｃ
１が印加され、この逆電圧Ｅｃ１によって静電容量を変
えて遅延時間が制御される。なお、上記の抵抗ｒは、各
組の可変容量ダイオードＶＣ，ＶＣ′に制御信号線１５
を介して信号が流れ、それぞれの可変容量ダイオードＶ
Ｃ，ＶＣ′の組相互間で干渉するのを防止するために設
けたものである。

【００２７】なお、図１において、符号Ｒは可変遅延線
１２の入力端ａまたは出力端ｂをそれぞれ接地するため
の抵抗を示しており、上記可変遅延線１２の信号源抵抗
または終端抵抗の一部となるもので、この抵抗Ｒの接地
により各組の可変容量ダイオードＶＣ，ＶＣ′の陽極の
直流電位は接地レベルと同じにされている。また、符号
Ｃは直流阻止用のカップリングコンデンサである。

【００２８】ここで、上記可変遅延線１２は、各組の可
変容量ダイオードＶＣ，ＶＣ′の逆電圧の大きさにより
その静電容量を変化させると、遅延時間と共に特性イン
ピーダンスも変化する。このことから、信号の入出力端
ａ，ｂでインピーダンスの不整合による信号波形の変形
や伝送効率の変動が生じないように、信号源抵抗と終端
抵抗は、遅延時間の制御に対応して常に上記可変遅延線
１２と整合するように変化させる必要がある。そのため
、上記信号源抵抗と終端抵抗の部分には、電気信号によ
り抵抗値が変化する可変抵抗回路１３ａ，１３ｂがそれ
ぞれ設けてある。この可変抵抗回路１３ａ，１３ｂは、
図３に示すように、特性が揃った２個の電界効果トラン
ジスタＱ１，Ｑ２を近接配置した素子を備え、定電流源
がドレイン接続された一方の電界効果トランジスタＱ２
のソース・ドレイン間の電位と制御電圧（Ｅｃ２）との
差を増幅器１６でとりその差電圧を上記一方の電界効果
トランジスタＱ２のゲートに負帰還を施すと共に、この
ゲート電圧を他方の電界効果トランジスタＱ１のゲート
に印加し、該他方の電界効果トランジスタＱ１のソース
・ドレイン間の抵抗が上記制御電圧（Ｅｃ２）に対応し
て設定されるものである。そして、上記２個の電界効果
トランジスタＱ１，Ｑ２としては、接合型電界効果トラ
ンジスタが用いられ、これら２個の接合型電界効果トラ
ンジスタを例えば同一のシリコン基板上に作成すると共
に近接して配置することにより、上記２個の電界効果ト
ランジスタＱ１，Ｑ２間の温度差が非常に小さい構造の
素子とされている。

【００２９】上記一方の電界効果トランジスタＱ２のド
レイン電極には、定電流源１７が接続されており、該電
界効果トランジスタＱ２のソース・ドレイン間の電位と
制御部１４からの制御電圧Ｅｃ２との差電圧が増幅器１
６により増幅され、この出力電圧が上記電界効果トラン
ジスタＱ２のゲートに負帰還を施すように結線されてい
る。従って、上記一方の電界効果トランジスタＱ２が非
飽和領域で動作するように定電流源１７に供給する電圧
＋Ｖ及び電流Ｉを定めると、ゲート電圧で制御される電
界効果トランジスタＱ２のソース・ドレイン間の抵抗Ｒ
ｄｓにより、該電界効果トランジスタＱ２のドレイン電
圧は、Ｒｄｓ・Ｉとなる。

【００３０】上記ソース・ドレイン間の抵抗Ｒｄｓは、
ゲート電圧Ｖｇｓによって制御されるため、その制御定
数をＫとすると、 　　　　　　　　　　Ｒｄｓ＝−Ｋ・Ｖｇｓ　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　…（８）となる。そして、上記ゲート電圧
Ｖｇｓは、電界効果トランジスタＱ２のドレイン電圧Ｒ
ｄｓ・Ｉと制御部１４の制御電圧Ｅｃ２との差電圧を増
幅器１６により増幅したものであるため、該増幅器１６
の利得をＡ０とすると、　　　　　　　　　　Ｖｇｓ＝
（Ｒｄｓ・Ｉ−Ｅｃ２）Ａ０　　　　　　　　∴Ｒｄｓ
＝−Ｋ・（Ｒｄｓ・Ｉ−Ｅｃ２）Ａ０　　　　　　　　
　　　　　　　　　　　　…（９）となる。ここで、上
記増幅器１６の利得Ａ０が十分大きく−ＫＡ０≫１なら
ば、Ｒｄｓ／ＫＡ０≒０となり、第（９）式から Ｒｄｓ・Ｉ−Ｅｃ２＝０ となる。従って、 　　　　　　　　　　Ｒｄｓ＝Ｅｃ２／Ｉ　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　…（１０）となる。この第（１０）式か
らソース・ドレイン間の抵抗Ｒｄｓは、上記制御電圧Ｅ
ｃ２に比例した値に制御することができることがわかる
。この場合、ゲート電圧Ｖｇｓにより制御される接合型
の電界効果トランジスタＱ２のソース・ドレイン間の抵
抗Ｒｄｓが温度により変動しても、即ち温度により前記
第（８）式の定数Ｋが変化しても、増幅器１６の利得Ａ
０が十分大きいと、上記抵抗Ｒｄｓは制御電圧Ｅｃ２に
対応した値に設定することができる。また、制御電圧Ｅ
ｃ２を一定にして、定電流源１７の電流Ｉを変化させて
も、上記抵抗Ｒｄｓを設定することができる。

【００３１】一方、図３において、２個の電界効果トラ
ンジスタＱ１，Ｑ２は特性の揃ったものを用いており、
これらが近接配置されていることから両者間の温度差は
少なく、一方の電界効果トランジスタＱ２のゲートに印
加したゲート電圧Ｖｇｓを他方の電界効果トランジスタ
Ｑ１のゲートに印加すると、この電界効果トランジスタ
Ｑ１のソース・ドレイン間の抵抗は、上記一方の電界効
果トランジスタＱ２のソース・ドレイン間の抵抗Ｒｄｓ
と全く同じとなる。以上のような動作により、他方の電
界効果トランジスタＱ１のソース・ドレイン間の抵抗は
、定電流源１７の電流値Ｉを正確に定めると、２個の電
界効果トランジスタＱ１，Ｑ２の特性が揃っている場合
は、その特性に依存することなく、制御部１４から出力
される制御電圧Ｅｃ２に比例した値に設定することがで
きる。従って、端子ｃ，ｄ間の抵抗を図１に示す可変遅
延線１２の整合抵抗として用いることができる。

【００３２】図４（ａ）〜（ｃ）は図３に示す定電流源
１７の内部構成を示す回路図である。まず、図４（ａ）
に示した定電流源１７においては、トランジスタＴｒの
順方向電流増幅率ｈｆｅが十分大きいと、定電流Ｉは、
ツェナダイオードＤＺの電圧Ｖｚと、トランジスタＴｒ
のエミッタに接続された抵抗Ｒｅとにより、次式のよう
になる。ここで、上記トランジスタＴｒのエミッタ・ベ
ース間の電圧をＶｂｅとする。 Ｉ＝（Ｖｚ−Ｖｂｅ）／Ｒｅ このように構成された定電流源１７は、電源電圧の変動
を受けない回路となる。

【００３３】次に、図４（ｂ）に示した定電流源１７′
は、バイポーラトランジスタの出力抵抗を利用したもの
で、符号Ｔｒ２が定電流トランジスタであり、定電流Ｉ
を図３に示す電界効果トランジスタＱ２に供給するよう
になっている。そして、バイアストランジスタＴｒ１と
抵抗ｒ′とによってバイアス回路を構成しており、上記
トランジスタＴｒ１の電流Ｉ１は、 Ｉ１＝（Ｖ−Ｖｂｅ）／ｒ′ となる。また、トランジスタのエミッタ電流Ｉｅは、エ
ミッタ・ベース間の電圧Ｖｂｅとは次式に示す関係があ
る。 ここで、ｋはボルツマン定数、Ｔは周囲温度、ｑは電子
の電荷、Ｉｓは飽和電流でありエミッタ面積に比例する
量である。従って、２個のトランジスタＴｒ１，Ｔｒ２
のエミッタ面積をそれぞれＡ１，Ａ２とすると、これら
を集積した場合に両トランジスタＴｒ１，Ｔｒ２を近接
して配置すれば、定電流トランジスタＴｒ２のコレクタ
電流Ｉは、飽和電流Ｉｓにおいてエミッタ面積以外の項
はほとんど同一となるためベース電流を無視して、次の
ようになる。 そして、この定電流Ｉが電界効果トランジスタＱ２に供
給される。

【００３４】次に、図４（ｃ）に示した定電流源１７″
は、上述の図４（ｂ）の定電流源１７′を改良したもの
で、この回路においては、定電流トランジスタＴｒ２′
のベース電流はバイアス電流Ｉ１から引き出されるが、
バイアストランジスタＴｒ１′のベース電流は上記定電
流トランジスタＴｒ２′から供給されるようになってい
る。従って、ベース電流の影響は著しく低減される。こ
こで、総てのトランジスタＴｒ１′，Ｔｒ２′Ｔｒ３′
の順方向電流増幅率ｈｆｅを一定とすると、定電流Ｉは
次式で与えられる。 従って、ｈｆｅを例えば１００とすると、誤差率は０．
０２％以下となり、集積回路化したものを電界効果トラ
ンジスタＱ２に接続して所要の機能を発揮することがで
きる。

【００３５】なお、図３に示した可変抵抗回路１３ａ，
１３ｂにおいては、電界効果トランジスタＱ１，Ｑ２の
ソース・ドレイン間の電圧Ｖｄｓとドレイン電流Ｉｄと
は、正確に比例しないため信号が非線形歪を生じ、信号
の大きさにより図１に示す可変遅延線１２と整合がとれ
ないという問題が生ずる。このような問題については、
図５に示す回路構成によりゲートに負帰還を施すことに
よって、改善することができる。

【００３６】図６は可変抵抗回路１３ａ，１３ｂの他の
実施例を示す回路図である。図３においては、特性の揃
った２個の電界効果トランジスタＱ１，Ｑ２を用いた例
を示したが、この実施例による可変抵抗回路１３ａ，１
３ｂは、一つの電界効果トランジスタＱ２のソース・ド
レイン間の電位と制御電圧（Ｅｃ２）との差を増幅器１
６でとりその差電圧を上記電界効果トランジスタＱ２の
ゲートに負帰還を施し該電界効果トランジスタＱ２のソ
ース・ドレイン間の抵抗が上記制御電圧（Ｅｃ２）に対
応して設定されるものである。そして、上記電界効果ト
ランジスタＱ２としては、接合型電界効果トランジスタ
が用いられている。

【００３７】図６の実施例の場合、電界効果トランジス
タＱ２のドレインとソース間の抵抗Ｒｄｓが負帰還によ
る制御により所定の値に設定されるが、上記電界効果ト
ランジスタＱ２の温度変動による特性の変化を補償する
ための制御を超音波エコー信号より十分遅くし、且つ上
記の抵抗Ｒｄｓの制御速度も超音波エコー信号より十分
遅いため、制御系の応答速度を下げるために増幅器１６
の周波数帯域を超音波エコー信号の周波数より小さくす
ると、上記電界効果トランジスタＱ２のソース・ドレイ
ン間の抵抗Ｒｄｓを図１に示す可変遅延線１２の整合抵
抗として用いることができる。図６においては、抵抗Ｒ
３とキャパシタＣ３とにより低域ろ波器を構成し、超音
波信号が増幅器１６に入力しないようになっている。そ
のため、端子ｃとｄの間の超音波信号により電界効果ト
ランジスタＱ２のドレインに印加される電圧は、帰還ル
ープによりゲートには伝達されず、図３に示した回路の
一方の電界効果トランジスタＱ２と同様に、上記の抵抗
Ｒｄｓが一定に制御され、上記端子ｃ，ｄ間の抵抗を可
変遅延線１２の整合抵抗として用いることができる。

【００３８】図７は可変抵抗回路１３ａ，１３ｂの更に
他の実施例を示す回路図である。この実施例は、図３に
示す回路に対し図５に示す回路を適用して、２個の接合
型電界効果トランジスタＱ１，Ｑ２に対し抵抗Ｒ１，Ｒ
２により負帰還を施し、ソース・ドレイン間の電圧Ｖｄ
ｓとドレイン電流Ｉｄの非直線性を改善したものである
。なお、定電流源１７としては、図４の（ａ）に示す回
路を適用した例を示している。この場合は、制御電圧Ｅ
ｃ２により端子ｃ，ｄ間の抵抗を上記電圧Ｅｃ２に比例
した値に制御でき、且つ２個の電界効果トランジスタＱ
１，Ｑ２の特性が揃っていれば、その量産時の特性に偏
差があり周囲温度の変化により特性が変っても、十分大
きな利得Ａ０の増幅器１６を用いることにより、制御電
圧Ｅｃ２による抵抗設定に誤差が生じない。

【００３９】図８は可変抵抗回路１３ａ，１３ｂの更に
他の実施例を示す回路図である。この実施例は、抵抗Ｒ
，Ｒ′と、一方の接合型電界効果トランジスタＱ２と、
外部より開閉が制御できるアナログスイッチＳ１，Ｓ２
，…，Ｓ８により抵抗値に重み付けした抵抗ｒ１，ｒ２
，…，ｒ８を短絡させ外部よりディジタル信号で抵抗値
が制御できる抵抗回路網Ｒｓとより、抵抗ブリッジを構
成したものである。ここで、Ｒ＝Ｒ′とすると、この抵
抗ブリッジの不平衡電圧を増幅器１６で検出し、一方の
電界効果トランジスタＱ２のゲートにソース・ドレイン
間の抵抗Ｒｄｓが変わるよう負帰還を施すと、その抵抗
Ｒｄｓは、上記抵抗回路網Ｒｓの設定値と同じ値となる
。 そして、２個の電界効果トランジスタＱ１，Ｑ２は特性
が揃ったものを用い、且つ同一温度の状態にあるとすれ
ば、一方の電界効果トランジスタＱ２のソース・ドレイ
ン間の抵抗Ｒｄｓは、抵抗回路網Ｒｓの設定値と同じ値
に制御され、端子ｃ，ｄ間の抵抗を図１に示す可変遅延
線１２の整合抵抗として用いることができる。この場合
、上記アナログスイッチＳ１〜Ｓ８の開閉に伴う雑音の
影響を避けるため、増幅器１６の応答特性を適当に遅く
するなどの対策を要する。

【００４０】以上説明したように、図３及び図７並びに
図８に示した電気信号により抵抗を制御可能な可変抵抗
回路１３ａ，１３ｂにおいて、可変遅延線１２に接続さ
れ高周波信号（例えば１〜１０ＭＨｚ）が流れて動作す
る部分は、他方の電界効果トランジスタＱ１のドレイン
・ソース間のみで扱い、他の部分は抵抗値を制御する低
周波信号を扱うため、高速の素子を必要としない。従っ
て、２個の電界効果トランジスタＱ１，Ｑ２のみでビデ
オ信号周波数に対応した設計を行えばよい。また、回路
実装上も高速の素子及び高周波信号を扱わないため、製
作コストが廉価になる。なお、以上の説明では、電界効
果トランジスタＱ１，Ｑ２として接合型電界効果トラン
ジスタを用いたものとしたが、本発明はこれに限らず、
広いソース・ドレイン間の電圧に対してドレイン電流が
比例する特性のＭＯＳ型電界効果トランジスタを用いて
もよい。

【００４１】なお、図１において、可変遅延線１２の入
力端ａには、電圧−電流変換器１９が設けられており、
この電圧−電流変換器１９を介して入力信号電圧が定電
流信号に変換され、この定電流信号で上記可変遅延線１
２を駆動するようになっている。また、可変遅延線１２
の出力端ｂには、掛算器２０が設けられている。この掛
算器２０は、上記可変遅延線１２の特性インピーダンス
Ｒ０が変ると、該可変遅延線１２の出力端ｂに現われる
信号電圧はｉＲ０となり、Ｒ０の大きさにより変化する
ため、これを補正するものである。そして、この掛算器
２０の倍率は、制御部１４から送出される制御電圧Ｅｃ
３で制御されるようになっている。さらに、図１におい
て、符号Ｔ１，Ｔ２，Ｔ３，…，Ｔｎは可変遅延線１２
に適切な間隔で設けられたタップを示している。これら
のタップＴ１〜Ｔｎを適宜に選ぶことにより、複数の信
号にそれぞれ一定の関係で遅延を与えた後に加算する操
作が可能となる。

【００４２】図９は本発明による遅延回路の第二の実施
例を示す回路図である。この実施例の遅延回路は、図１
の回路に対し、信号が可変遅延線１２の特性インピーダ
ンスと等しい抵抗の定電圧源として該可変遅延線１２に
印加するために、その入力端ａ側に高周波変圧器２１を
設け、この高周波変圧器２１の二次側巻線の一端を可変
抵抗回路１３ａを介して接地すると共に、他端は上記可
変遅延線１２の一端に接続したものである。なお、図９
において、抵抗Ｒ′は、無信号時に可変抵抗回路１３ａ
の一端を接地電位にするもので、該可変抵抗回路１３ａ
の入力端子の電位は、信号が印加された場合、零電位を
中心に変化する。

【００４３】なお、図９においては、高周波変圧器２１
の二次側巻線の一端に可変抵抗回路１３ａを接続したも
のとして示したが、これに限らず、一次側巻線の一端に
上記可変抵抗回路１３ａを接続してもよい。この場合は
、入力信号は高周波変圧器２１の一次側巻線の一端に印
加され、該一次側巻線の他端は可変抵抗回路１３ａを介
して接地される。これにより、可変遅延線１２の入力端
ａは、この可変遅延線１２の特性インピーダンスと整合
する信号源抵抗を有する定電圧信号で駆動されることと
なる。

【００４４】図１０は図１又は図９に示す遅延回路の関
連発明としての超音波診断装置の実施例を示すブロック
図である。この超音波診断装置は、電子セクタ走査形と
されており、例えば短冊状に形成された複数の振動子素
子１１，１２，…，１ｎが一列状に配置され超音波を送
受波する探触子２と、この探触子２の各振動子素子１１
〜１ｎからの受波信号を入力し時間と共に利得を増加さ
せ検診深度に応じて信号強度を補正する複数の可変利得
増幅器２２１，２２２，…，２２ｎと、これら各可変利
得増幅器２２１〜２２ｎからの出力信号に所定の遅延時
間を与えて位相を揃え加算して出力する整相回路２３と
、この整相回路２３で整相された信号を検波する検波器
６と、この検波器６からの出力信号を画像として表示す
る表示装置７とを備えて成る。そして、上記整相回路２
３は、探触子２の各振動子素子１１〜１ｎで受波するエ
コー信号のチャンネル数の分だけ並列に設けられ各可変
利得増幅器２２１〜２２ｎからの出力信号に所定の遅延
時間を与える複数の遅延回路２４１，２４２，…，２４
ｎと、これらの遅延回路２４１〜２４ｎの出力側にそれ
ぞれ接続され各遅延回路２４１〜２４ｎからの出力信号
の電圧を定電流信号源に変換する電圧／電流変換回路２
５１，２５２，…，２５ｎと、ｎチャンネルの入力信号
線及びｍチャンネルの出力信号線が図示のように交差し
その交点にそれぞれアナログスイッチ２６，２６，…が
配設されたクロスポイントスイッチ２７と、このクロス
ポイントスイッチ２７の出力信号線に適宜の間隔でｍチ
ャンネル分設けたタップがそれぞれ接続されたタップ付
ＬＣ遅延線２８とから成る。なお、上記タップ付ＬＣ遅
延線２８の両端部に接続された抵抗Ｒは、該タップ付Ｌ
Ｃ遅延線２８の特性インピーダンスとインピーダンスマ
ッチングをとった終端抵抗である。また、前記可変利得
増幅器２２１〜２２ｎの動作は、制御部１４からの制御
信号Ｓ１′で制御されるようになっている。

【００４５】ここで、本実施例においては、上記整相回
路２３内の遅延回路２４１〜２４ｎとしては、図１また
は図９に示す回路構成とされその制御端子に入力する電
気信号Ｅｃ１，Ｅｃ２，Ｅｃ３により遅延時間が連続的
に変えられる遅延回路が用いられている。この遅延回路
２４１〜２４ｎは、制御部１４からの制御信号Ｓ２′（
図１または図９における制御端子に印加される電気信号
Ｅｃ１，Ｅｃ２，Ｅｃ３）により、時間と共に超音波ビ
ームの収束点を深い所へ移動するようにその収束位置が
制御されるようになっている。そして、上記タップ付Ｌ
Ｃ遅延線２８の終端抵抗Ｒに現われる信号電圧は、上記
各遅延回路２４１〜２４ｎにより適宜遅延を与えられた
後、さらにクロスポイントスイッチ２７により選択され
たタップ位置に対応した遅延時間に相当する遅延が与え
られ、それぞれの信号が加算される。従って、上記の遅
延回路２４１〜２４ｎは、タップ付ＬＣ遅延線２８のタ
ップ間隔で決まる遅延時間の分解能をさらに細分してそ
の遅延時間の分解能を上げるという役割も持っている。 このとき、上記タップ付ＬＣ遅延線２８の遅延時間は、
主に超音波ビームの偏向方向を設定するための役割を行
うこととなる。なお、上記遅延回路２４１〜２４ｎとタ
ップ付ＬＣ遅延線２８との併用により、タップ付ＬＣ遅
延線２８のタップ間隔はある程度粗にしても問題なく、
クロスポイントスイッチ２７のアナログスイッチ２６の
数を少なくすることができる。また、上記クロスポイン
トスイッチ２７の動作は、制御部１４からの制御信号Ｓ
３で制御されるようになっている。さらに、上記の各遅
延回路２４１〜２４ｎは、必要に応じて複数段を従属接
続したものを用いてもよい。

【００４６】このような構成により、本実施例の電子セ
クタ走査形の超音波診断装置においては、整相回路２３
内の各遅延回路２４１〜２４ｎがその制御端子への電気
信号の入力だけで遅延時間が連続的に変えられるので、
一系統の整相回路２３だけで超音波ビームの収束点を連
続的に移動するダイナミックフォーカスが実現できる。

【００４７】

【発明の効果】本発明による遅延回路（図１または図９
参照）は以上のように構成されたので、その制御端子に
印加する電気信号だけで遅延時間を連続的に変化させる
ことができる。従って、従来のような遅延線に適宜の間
隔で設けられたタップを電子スイッチを用いて選択切り
換えをすることなく、その切り換え時にノイズが発生す
るようなことを完全に防止することができる。このこと
から、他の回路部品等にノイズが混入するのを防止して
、装置としての信頼性を向上することができる。特に、
可変遅延線１２の特性インピーダンスと整合をとるため
に設けた可変抵抗回路１３ａ，１３ｂは、定電流で駆動
する電界効果トランジスタのソース・ドレイン間の電位
と制御電圧Ｅｃ２との差を増幅器１６でとりその差電圧
を上記電界効果トランジスタのゲートに負帰還を施し該
電界効果トランジスタのソース・ドレイン間の抵抗が上
記制御電圧Ｅｃ２に対応して設定される構成とすること
により、上記電界効果トランジスタの特性の偏差及び周
囲温度による影響が少なく、一定且つ良好な特性を達成
することができる。

【００４８】また、本発明による超音波診断装置（図１
０参照）は以上のように構成されたので、整相回路内の
遅延回路として図１または図９に示す回路構成の遅延回
路を用いることにより、その制御端子に印加する電気信
号だけで遅延時間を連続的に変化させて所望の位置に超
音波ビームの収束点を移動することができる。従って、
従来の整相回路内の遅延線のようにノイズが発生するこ
とがないので、二系統の整相回路を設けて交互に使用す
る必要はなく、一系統の整相回路（２３）だけでダイナ
ミックフォーカスを実現することができる。このことか
ら、回路規模を小さくすることができ、装置を小形化で
きると共にコスト低下を図ることができる。また、従来
のような二系統の整相回路からの信号を切り換えて表示
するのではなく、一系統の整相回路からの信号をそのま
ま表示装置７に表示するだけであるので、画像に明暗の
段差が発生することなく、均一な画質の画像が得られ、
診断をやり易くすることができる。

【図面の簡単な説明】

【図１】　　本発明による遅延回路の実施例を示す回路
図、

【図２】　　上記の遅延回路の構成を考えるに至った思
考過程を説明するための回路図、

【図３】　　可変抵抗回路の内部構成の一例を示す回路
図、

【図４】　　上記可変抵抗回路内の定電流源の内部構成
例を示す回路図、

【図５】　　図３に示す可変抵抗回路の問題点を改善す
るため電界効果トランジスタのゲートに負帰還を施す回
路構成例を示す回路図、

【図６】　　可変抵抗回路の他の実施例を示す回路図、

【図７】　　可変抵抗回路の更に他の実施例を示す回路
図、

【図８】　　可変抵抗回路の更に他の実施例を示す回路
図、

【図９】　　本発明による遅延回路の第二の実施例を示
す回路図、

【図１０】　　本発明による遅延回路の関連発明として
の超音波診断装置の実施例を示すブロック図、

【図１１
】　　従来の超音波診断装置を示すブロック図、

【図１
２】　　超音波診断装置における従来の整相回路の例を
示す回路図、

【図１３】　　上記の整相回路における個々の遅延線の
構成を示す回路図、

【図１４】　　図１２に示す整相回路の一部を示す要部
回路図。

【符号の説明】

１…振動子素子、　　２…探触子、　　６…検波器、　
　７…表示装置、　　１２…可変遅延線、　　１３ａ，
１３ｂ…可変抵抗回路、　　１４…制御部、　　１６…
増幅器、１７…定電流源、　　１９…電圧−電流変換器
、　　２０…掛算器、　　２１…高周波変圧器、　　２
３…整相回路、　　２４１〜２４ｎ…遅延回路、　　Ｌ
…インダクタ、　　ＶＣ，ＶＣ′…可変容量ダイオード
、　　Ｑ１，Ｑ２…電界効果トランジスタ、　　Ｅｃ１
…逆電圧、　　Ｅｃ２，Ｅｃ３…制御電圧。

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　インダクタと、逆電圧の大きさにより
   静電容量が変化する可変容量ダイオードとを用い、この
   可変容量ダイオードの逆電圧の変化により遅延時間が変
   化する可変遅延線を構成すると共に、この可変遅延線の
   信号源抵抗及び終端抵抗として、定電流で駆動する電界
   効果トランジスタのソース・ドレイン間の電位と制御電
   圧との差を増幅器でとりその差電圧を上記電界効果トラ
   ンジスタのゲートに負帰還を施し該電界効果トランジス
   タのソース・ドレイン間の抵抗が上記制御電圧に対応し
   て設定される可変抵抗回路を用い、上記可変遅延線の遅
   延時間の変化に伴って可変抵抗回路の抵抗値を変えるよ
   うにしたことを特徴とする遅延回路。
2. 【請求項２】　　上記可変抵抗回路は、特性が揃った複
   数個の電界効果トランジスタを近接配置した素子を備え
   、一方の電界効果トランジスタのソース・ドレイン間の
   電位と制御電圧との差を増幅器でとりその差電圧を上記
   一方の電界効果トランジスタのゲートに負帰還を施すと
   共に、このゲート電圧を他方の電界効果トランジスタの
   ゲートに印加し、該他方の電界効果トランジスタのソー
   ス・ドレイン間の抵抗が上記制御電圧に対応して設定さ
   れるものであることを特徴とする請求項１記載の遅延回
   路。
3. 【請求項３】　　上記可変抵抗回路を構成する電界効果
   トランジスタとして、接合型電界効果トランジスタを用
   いたことを特徴とする請求項１又は２記載の遅延回路。
4. 【請求項４】　　複数の振動子素子が配列され超音波を
   送受波する探触子と、この探触子の各振動子素子からの
   受波信号に所定の遅延時間を与える遅延回路を有しこれ
   らの遅延回路で位相が揃えられた受波信号を加算して出
   力する整相回路と、この整相回路で整相された信号を検
   波する検波器と、この検波器からの出力信号を画像とし
   て表示する表示装置とを備えて成る超音波診断装置にお
   いて、上記整相回路内の遅延回路として、請求項１，２
   又は３記載の遅延回路を用いたことを特徴とする超音波
   診断装置。