JPH04344618A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH04344618A JPH04344618A JP3146906A JP14690691A JPH04344618A JP H04344618 A JPH04344618 A JP H04344618A JP 3146906 A JP3146906 A JP 3146906A JP 14690691 A JP14690691 A JP 14690691A JP H04344618 A JPH04344618 A JP H04344618A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- ldd
- liquid crystal
- area
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は液晶駆動用トランジスタ
に係わり、特に、オフ時のリーク電流を減少させるもの
に用いて好適なものである。
に係わり、特に、オフ時のリーク電流を減少させるもの
に用いて好適なものである。
【０００２】
【従来の技術】周知の通り、液晶ディスプレイの駆動方
式としては単純マトリックス駆動方式やアクティブマト
リックス方式などが知られている。これらの駆動方式を
比較した場合、一般に、画質や応答性の点において、ア
クティブマトリックス方式が優れていると言われている
。上記アクティブマトリックス方式は、画素に非線形素
子を付加する駆動方式であり、上記非線形素子としては
ダイオードやバリスタ、或いはオン・オフ比の大きいＭ
ＯＳ型トランジスタなどが用いられている。上記ＭＯＳ
型トランジスタは、透明基板上に作成されるので一般的
に薄膜トランジスタＴＦＴと呼ばれている。これらの各
素子のうち、フルカラーＬＣＤとして活発に研究開発が
行われているのは薄膜トランジスタＴＦＴである。
式としては単純マトリックス駆動方式やアクティブマト
リックス方式などが知られている。これらの駆動方式を
比較した場合、一般に、画質や応答性の点において、ア
クティブマトリックス方式が優れていると言われている
。上記アクティブマトリックス方式は、画素に非線形素
子を付加する駆動方式であり、上記非線形素子としては
ダイオードやバリスタ、或いはオン・オフ比の大きいＭ
ＯＳ型トランジスタなどが用いられている。上記ＭＯＳ
型トランジスタは、透明基板上に作成されるので一般的
に薄膜トランジスタＴＦＴと呼ばれている。これらの各
素子のうち、フルカラーＬＣＤとして活発に研究開発が
行われているのは薄膜トランジスタＴＦＴである。
【０００３】図４に薄膜トランジスタＴＦＴを用いたア
クティブマトリックス型液晶ディスプレイの等価回路を
示す。図４から明らかなように、アクティブマトリック
ス型液晶ディスプレイにおいては、ゲートバスライン２
０とソースバスライン２１とにより各画素２２が構成さ
れる。そして、画素電極２４を介して送られる信号を各
画素２２ごとに書き込んだり、保持するために薄膜トラ
ンジスタ２３が用いられる。
クティブマトリックス型液晶ディスプレイの等価回路を
示す。図４から明らかなように、アクティブマトリック
ス型液晶ディスプレイにおいては、ゲートバスライン２
０とソースバスライン２１とにより各画素２２が構成さ
れる。そして、画素電極２４を介して送られる信号を各
画素２２ごとに書き込んだり、保持するために薄膜トラ
ンジスタ２３が用いられる。
【０００４】このような目的で用いられる薄膜トランジ
スタ２３は、オン時には電流を流す能力が要求され、ま
た、オフ時にはその反対に電流を流さないようにする能
力が要求される。そこで、ポリシリコンＴＦＴは駆動能
力が優れているので、これらの要求に答えることが可能
なトランジスタとして用いられている。また、上記ポリ
シリコンＴＦＴは周辺回路をオンチップすることが可能
であり、画素トランジスタを小さくすることができる利
点がある。
スタ２３は、オン時には電流を流す能力が要求され、ま
た、オフ時にはその反対に電流を流さないようにする能
力が要求される。そこで、ポリシリコンＴＦＴは駆動能
力が優れているので、これらの要求に答えることが可能
なトランジスタとして用いられている。また、上記ポリ
シリコンＴＦＴは周辺回路をオンチップすることが可能
であり、画素トランジスタを小さくすることができる利
点がある。
【０００５】しかしながら、ポリシリコンＴＦＴはオフ
時にリーク電流を抑えることが難しいとされている。そ
こで、このオフ時にリーク電流を抑える問題を解決する
ために次の３つの方法が従来より用いられている。すな
わち、その内の一つはダブルゲート構造とよばれるもの
であり、これはトランジスタを直列に２個接続してドレ
ーン電界を半分にすることにより、トンネル電流を抑え
るようにしたものである。また、チャンネルのポリシリ
コン膜厚を薄くしてリークする体積を減らすことにより
リーク電流を抑えるようにする、いわゆる超薄膜化法が
用いられることもある。また、その他の技術してＬＤＤ
（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）トラ
ンジスタを用いることもある。
時にリーク電流を抑えることが難しいとされている。そ
こで、このオフ時にリーク電流を抑える問題を解決する
ために次の３つの方法が従来より用いられている。すな
わち、その内の一つはダブルゲート構造とよばれるもの
であり、これはトランジスタを直列に２個接続してドレ
ーン電界を半分にすることにより、トンネル電流を抑え
るようにしたものである。また、チャンネルのポリシリ
コン膜厚を薄くしてリークする体積を減らすことにより
リーク電流を抑えるようにする、いわゆる超薄膜化法が
用いられることもある。また、その他の技術してＬＤＤ
（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）トラ
ンジスタを用いることもある。
【０００６】ＬＤＤトランジスタは、図５の断面図に示
すように低濃度ドレイン領域Ｎを設けることにより、接
合のトンネル電流が発生しないように電界を抑える構造
にしている。ただし、このようにすると空乏層が拡がる
ので、その中の発生電流に注意しなければならない。こ
れらの技術のうち、ＬＤＤ構造はリーク電流がドレーン
電界の影響をそれほど受けないので、液晶駆動用トラン
ジスタとして用いるのに適しており、研究開発が活発に
行われている。ところで、通常ＬＤＤというのはドレイ
ン側にのみ設けるのでこのように呼ばれている。しかし
ながら、液晶駆動トランジスタの場合は電流をどちら側
からも流す必要があるので、どちらがソースでどちらが
ドレインであるとの区別がない。したがって、以下の説
明においては特別の断りがない限り両側に低濃度領域が
あるものとする。
すように低濃度ドレイン領域Ｎを設けることにより、接
合のトンネル電流が発生しないように電界を抑える構造
にしている。ただし、このようにすると空乏層が拡がる
ので、その中の発生電流に注意しなければならない。こ
れらの技術のうち、ＬＤＤ構造はリーク電流がドレーン
電界の影響をそれほど受けないので、液晶駆動用トラン
ジスタとして用いるのに適しており、研究開発が活発に
行われている。ところで、通常ＬＤＤというのはドレイ
ン側にのみ設けるのでこのように呼ばれている。しかし
ながら、液晶駆動トランジスタの場合は電流をどちら側
からも流す必要があるので、どちらがソースでどちらが
ドレインであるとの区別がない。したがって、以下の説
明においては特別の断りがない限り両側に低濃度領域が
あるものとする。
【０００７】
【発明が解決しようとする課題】ＬＤＤ構造のトランジ
スタの特徴は、リーク電流がドレインの電界にそれ程影
響を受けない点にある。したがって、ＬＤＤトランジス
タの場合にはトンネル電流が流れないから異常に大きな
リークが発生する不都合はない。しかし、この場合はド
レーン電圧に応じた空乏層がＬＤＤ部に拡がるので、空
乏層内で電流が発生する。このため、黒表示時は中間調
を表示しているときよりもリークが大きくなる不都合が
ある。
スタの特徴は、リーク電流がドレインの電界にそれ程影
響を受けない点にある。したがって、ＬＤＤトランジス
タの場合にはトンネル電流が流れないから異常に大きな
リークが発生する不都合はない。しかし、この場合はド
レーン電圧に応じた空乏層がＬＤＤ部に拡がるので、空
乏層内で電流が発生する。このため、黒表示時は中間調
を表示しているときよりもリークが大きくなる不都合が
ある。
【０００８】図６に、ＬＤＤトランジスタの典型的な電
気特性図を示す。図６から明らかなように、＋Ｖｇのゲ
ート電圧で電流ＩＤ が流れ込む。また、ゲートに−Ｖ
ｇの電圧を印加することにより上記電流ＩＤ が流れな
いようにしている。このときの電流Ｉｏｆｆ は小さい
方がよいが、従来公知の技術を用いてこれを少なくする
ことが困難であった。本発明は上述の問題点に鑑み、オ
フ時に薄膜トランジスタに流れるリーク電流を少なくす
ることを目的とする。
気特性図を示す。図６から明らかなように、＋Ｖｇのゲ
ート電圧で電流ＩＤ が流れ込む。また、ゲートに−Ｖ
ｇの電圧を印加することにより上記電流ＩＤ が流れな
いようにしている。このときの電流Ｉｏｆｆ は小さい
方がよいが、従来公知の技術を用いてこれを少なくする
ことが困難であった。本発明は上述の問題点に鑑み、オ
フ時に薄膜トランジスタに流れるリーク電流を少なくす
ることを目的とする。
【０００９】
【課題を解決するための手段】本発明の液晶駆動用トラ
ンジスタは、アクティブマトリックス型液晶ディスプレ
イの各画素を駆動するために用いられる液晶駆動用の薄
膜トランジスタにおいて、上記各画素を駆動するための
薄膜トランジスタを、低濃度ドレイン領域を有するＬＤ
Ｄトランジスタを直列に２個接続して構成している。ま
た、本発明の他の特徴とするところは、上記ＬＤＤトラ
ンジスタにおける低濃度ドレイン領域と同じ半導体層の
みを用いて上記２つのＬＤＤトランジスタを接続するよ
うにしている。
ンジスタは、アクティブマトリックス型液晶ディスプレ
イの各画素を駆動するために用いられる液晶駆動用の薄
膜トランジスタにおいて、上記各画素を駆動するための
薄膜トランジスタを、低濃度ドレイン領域を有するＬＤ
Ｄトランジスタを直列に２個接続して構成している。ま
た、本発明の他の特徴とするところは、上記ＬＤＤトラ
ンジスタにおける低濃度ドレイン領域と同じ半導体層の
みを用いて上記２つのＬＤＤトランジスタを接続するよ
うにしている。
【００１０】
【作用】第１のＬＤＤトランジスタと第２のＬＤＤトラ
ンジスタとを直列に２個接続することにより、オフして
いるときにこれら第１および第２のトランジスタのソー
ス〜ドレイン間に各々印加される電圧を減少させ、オフ
時に流れるリーク電流を少なくする。
ンジスタとを直列に２個接続することにより、オフして
いるときにこれら第１および第２のトランジスタのソー
ス〜ドレイン間に各々印加される電圧を減少させ、オフ
時に流れるリーク電流を少なくする。
【００１１】
【実施例】図１は、本発明の一実施例を示す液晶駆動用
トランジスタの断面図である。図１から明らかなように
、本実施例の液晶駆動用トランジスタは、第１のＬＤＤ
トランジスタ１と、第２のＬＤＤトランジスタ２とを直
列に２個接続した構成となっている。
トランジスタの断面図である。図１から明らかなように
、本実施例の液晶駆動用トランジスタは、第１のＬＤＤ
トランジスタ１と、第２のＬＤＤトランジスタ２とを直
列に２個接続した構成となっている。
【００１２】また、本実施例においては、２つのＬＤＤ
トランジスタ１，２を直列に接続するに際し、各ＬＤＤ
トランジスタ１，２間の距離が短くなるように工夫して
いる。すなわち、第１のＬＤＤトランジスタ１は、ゲー
ト絶縁膜４を介して第１のＰ型領域３上にゲート電極５
を設けるとともに、上記第１のＰ型領域３との間に第１
のＬＤＤ領域６を挟んでＮ型の高濃度領域を設け、第１
のトランジスタの一方のソース・ドレイン電極９を形成
することにより構成している。
トランジスタ１，２を直列に接続するに際し、各ＬＤＤ
トランジスタ１，２間の距離が短くなるように工夫して
いる。すなわち、第１のＬＤＤトランジスタ１は、ゲー
ト絶縁膜４を介して第１のＰ型領域３上にゲート電極５
を設けるとともに、上記第１のＰ型領域３との間に第１
のＬＤＤ領域６を挟んでＮ型の高濃度領域を設け、第１
のトランジスタの一方のソース・ドレイン電極９を形成
することにより構成している。
【００１３】また、第２のＬＤＤトランジスタ２は、ゲ
ート絶縁膜７を介して第２のＰ型領域８上にゲート電極
１０を設けるとともに、上記第２のＰ型領域８との間に
第２のＬＤＤ領域１１を挟んでＮ型の高濃度領域を設け
てその一方のソース・ドレイン電極１２を形成すること
により構成されている。そして、上記第１のＰ型領域３
と第２のＰ型領域８との間を、Ｎ型の低濃度ドレイン領
域１３を介して接続することにより、第１のＬＤＤトラ
ンジスタ１および第２のＬＤＤトランジスタ２を直列に
接続している。なお、各部はＳｉＯ２ よりなる絶縁膜
にて絶縁されている。
ート絶縁膜７を介して第２のＰ型領域８上にゲート電極
１０を設けるとともに、上記第２のＰ型領域８との間に
第２のＬＤＤ領域１１を挟んでＮ型の高濃度領域を設け
てその一方のソース・ドレイン電極１２を形成すること
により構成されている。そして、上記第１のＰ型領域３
と第２のＰ型領域８との間を、Ｎ型の低濃度ドレイン領
域１３を介して接続することにより、第１のＬＤＤトラ
ンジスタ１および第２のＬＤＤトランジスタ２を直列に
接続している。なお、各部はＳｉＯ２ よりなる絶縁膜
にて絶縁されている。
【００１４】このようにして構成される本実施例の液晶
駆動用トランジスタには、第１のトランジスタの一方の
ソース・ドレイン電極９にソースバスライン２１が接続
され、第２のトランジスタの一方のソース・ドレイン電
極１２に画素電極２４が接続される。また、各ゲート電
極５，１０にゲートバスライン２０がそれぞれ接続され
る。したがって、これらの第１および第２のＬＤＤトラ
ンジスタ１，２は、１つのトランジスタとして動作する
こととなり、図２の構成図に示すように表すことができ
る。また、その等価回路は図３の回路図に示すようにな
り、電圧ＶＤ は第１のトランジスタの一方のソース・
ドレイン電極９と第２のトランジスタの一方のソース・
ドレイン電極１２との間に印加される。
駆動用トランジスタには、第１のトランジスタの一方の
ソース・ドレイン電極９にソースバスライン２１が接続
され、第２のトランジスタの一方のソース・ドレイン電
極１２に画素電極２４が接続される。また、各ゲート電
極５，１０にゲートバスライン２０がそれぞれ接続され
る。したがって、これらの第１および第２のＬＤＤトラ
ンジスタ１，２は、１つのトランジスタとして動作する
こととなり、図２の構成図に示すように表すことができ
る。また、その等価回路は図３の回路図に示すようにな
り、電圧ＶＤ は第１のトランジスタの一方のソース・
ドレイン電極９と第２のトランジスタの一方のソース・
ドレイン電極１２との間に印加される。
【００１５】このため、各トランジスタの接続点の電位
をＶＸ とした場合、各々のトランジスタ１，２にかか
る電圧は、ＶＸ および（ＶＤ −ＶＸ ）となる。し
たがって、電流Ｉｏｆｆ 時における各トランジスタの
抵抗値をＲ１ 、Ｒ２ とした場合、 ＶＸ ＝（Ｒ１ ／Ｒ１ ＋Ｒ２ ）・ＶＤ
…（１）となり、各々の
トランジスタにかかる電圧を大幅に減少させることがで
きる。実験によれば、各々のトランジスタ１，２にかか
る電圧を、１／２〜１／３に減少させることができた。
をＶＸ とした場合、各々のトランジスタ１，２にかか
る電圧は、ＶＸ および（ＶＤ −ＶＸ ）となる。し
たがって、電流Ｉｏｆｆ 時における各トランジスタの
抵抗値をＲ１ 、Ｒ２ とした場合、 ＶＸ ＝（Ｒ１ ／Ｒ１ ＋Ｒ２ ）・ＶＤ
…（１）となり、各々の
トランジスタにかかる電圧を大幅に減少させることがで
きる。実験によれば、各々のトランジスタ１，２にかか
る電圧を、１／２〜１／３に減少させることができた。
【００１６】なお、上記実施例においては、第１のＬＤ
Ｄトランジスタ１と第２のＬＤＤトランジスタ２とを直
列に接続するに際し、第１のトランジスタの他方のソー
ス・ドレイン電極と、第２のトランジスタの他方のソー
ス・ドレイン電極とを低濃度ドレイン領域１３により共
通に形成し、これら２つのトランジスタを直列に接続す
るようにした。したがって、各トランジスタ間の接続距
離を極端に短くすることができ、ＬＤＤトランジスタを
２個つなげても所要面積が大きくならないようにするこ
とができる。しかし、このような接続を行うことなく、
２個のＬＤＤトランジスタを単に直列に接続するだけで
も、本発明の目的および効果は良好に達成される。
Ｄトランジスタ１と第２のＬＤＤトランジスタ２とを直
列に接続するに際し、第１のトランジスタの他方のソー
ス・ドレイン電極と、第２のトランジスタの他方のソー
ス・ドレイン電極とを低濃度ドレイン領域１３により共
通に形成し、これら２つのトランジスタを直列に接続す
るようにした。したがって、各トランジスタ間の接続距
離を極端に短くすることができ、ＬＤＤトランジスタを
２個つなげても所要面積が大きくならないようにするこ
とができる。しかし、このような接続を行うことなく、
２個のＬＤＤトランジスタを単に直列に接続するだけで
も、本発明の目的および効果は良好に達成される。
【００１７】
【発明の効果】本発明は上述したように、請求項１の発
明によれば、第１のＬＤＤトランジスタと第２のＬＤＤ
トランジスタとを直列に２個接続して各画素を駆動する
薄膜トランジスタを形成するようにしたので、オフして
いるときに各薄膜トランジスタのソース〜ドレイン間に
印加される電圧を大幅に減少させることができる。した
がって、オフ時に流れるリーク電流を少なくすることが
でき、液晶ディスプレイのコントラスト、および画質を
良好に改善することができる。また、請求項２の発明に
よれば、各トランジスタ間の接続距離を短くすることが
できるので、ＬＤＤトランジスタを２個つなげても所要
面積が大きくならないようにすることができる。
明によれば、第１のＬＤＤトランジスタと第２のＬＤＤ
トランジスタとを直列に２個接続して各画素を駆動する
薄膜トランジスタを形成するようにしたので、オフして
いるときに各薄膜トランジスタのソース〜ドレイン間に
印加される電圧を大幅に減少させることができる。した
がって、オフ時に流れるリーク電流を少なくすることが
でき、液晶ディスプレイのコントラスト、および画質を
良好に改善することができる。また、請求項２の発明に
よれば、各トランジスタ間の接続距離を短くすることが
できるので、ＬＤＤトランジスタを２個つなげても所要
面積が大きくならないようにすることができる。
【図１】本発明の一実施例を示す液晶駆動用トランジス
タの断面図である。
タの断面図である。
【図２】液晶駆動用トランジスタの構成図である。
【図３】液晶駆動用トランジスタの等価回路図である。
【図４】液晶ディスプレイの等価回路図である。
【図５】ＬＤＤトランジスタの断面図である。
【図６】ＬＤＤトランジスタの電気特性図である。
１ 第１のＬＤＤトランジスタ
２ 第２のＬＤＤトランジスタ
３ 第１のＰ型領域
６ 第１のＬＤＤ領域
８ 第２のＰ型領域
９ 第１のトランジスタの一方のソース・ドレイン電
極１１ 第２のＬＤＤ領域 １２ 第２のトランジスタの一方のソース・ドレイン
電極 １３ 低濃度ドレイン領域
極１１ 第２のＬＤＤ領域 １２ 第２のトランジスタの一方のソース・ドレイン
電極 １３ 低濃度ドレイン領域
Claims (2)
- 【請求項１】 アクティブマトリックス型液晶ディス
プレイの各画素を駆動するために用いられる液晶駆動用
の薄膜トランジスタにおいて、上記各画素を駆動するた
めの薄膜トランジスタを、低濃度ドレイン領域を有する
ＬＤＤトランジスタを直列に２個接続して構成したこと
を特徴とする液晶駆動用トランジスタ。 - 【請求項２】 上記ＬＤＤトランジスタにおける低濃
度ドレイン領域と同じ半導体層のみを用いて上記２つの
ＬＤＤトランジスタを接続するようにしたことを特徴と
する請求項１に記載の液晶駆動用トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14690691A JP3072655B2 (ja) | 1991-05-21 | 1991-05-21 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14690691A JP3072655B2 (ja) | 1991-05-21 | 1991-05-21 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04344618A true JPH04344618A (ja) | 1992-12-01 |
| JP3072655B2 JP3072655B2 (ja) | 2000-07-31 |
Family
ID=15418249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14690691A Expired - Lifetime JP3072655B2 (ja) | 1991-05-21 | 1991-05-21 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3072655B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0589478A3 (en) * | 1992-09-25 | 1994-11-17 | Sony Corp | Liquid crystal display device. |
| EP0871227A3 (en) * | 1997-04-08 | 1999-12-08 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor, manufacturing method therefor and liquid crystal display unit using the same |
| US6414345B1 (en) | 1994-06-13 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including active matrix circuit |
| US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US6897477B2 (en) | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| US7053973B1 (en) | 1996-05-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7417702B2 (en) | 1996-05-16 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| DE102006020210B4 (de) * | 2005-08-26 | 2012-12-06 | Chunghwa Picture Tubes, Ltd. | Dünnschichttransistor |
| JP2014165310A (ja) * | 2013-02-25 | 2014-09-08 | Japan Display Inc | 表示装置 |
| CN114647124A (zh) * | 2020-12-18 | 2022-06-21 | 京东方科技集团股份有限公司 | 电子纸 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112844B2 (en) | 2001-04-19 | 2006-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
1991
- 1991-05-21 JP JP14690691A patent/JP3072655B2/ja not_active Expired - Lifetime
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0589478A3 (en) * | 1992-09-25 | 1994-11-17 | Sony Corp | Liquid crystal display device. |
| US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7148506B2 (en) | 1994-06-02 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7161178B2 (en) | 1994-06-13 | 2007-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a pixel electrode through a second interlayer contact hole in a wider first contact hole formed over an active region of display switch |
| US6414345B1 (en) | 1994-06-13 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including active matrix circuit |
| US7479657B2 (en) | 1994-06-13 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including active matrix circuit |
| US7417702B2 (en) | 1996-05-16 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7053973B1 (en) | 1996-05-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| EP0871227A3 (en) * | 1997-04-08 | 1999-12-08 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor, manufacturing method therefor and liquid crystal display unit using the same |
| US6034748A (en) * | 1997-04-08 | 2000-03-07 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor, manufacturing method therefor and liquid crystal display unit using the same |
| US7214986B2 (en) | 2001-06-01 | 2007-05-08 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| US6897477B2 (en) | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| US8575696B2 (en) | 2001-06-01 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| US9219157B2 (en) | 2001-06-01 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| US9362410B2 (en) | 2001-06-01 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| DE102006020210B4 (de) * | 2005-08-26 | 2012-12-06 | Chunghwa Picture Tubes, Ltd. | Dünnschichttransistor |
| JP2014165310A (ja) * | 2013-02-25 | 2014-09-08 | Japan Display Inc | 表示装置 |
| CN114647124A (zh) * | 2020-12-18 | 2022-06-21 | 京东方科技集团股份有限公司 | 电子纸 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3072655B2 (ja) | 2000-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647523B2 (ja) | マトリクス型液晶表示装置 | |
| JP2009289928A (ja) | 駆動回路、アクティブマトリクス基板及び液晶表示装置 | |
| JPH04344618A (ja) | アクティブマトリクス表示装置 | |
| JP3302187B2 (ja) | 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置 | |
| JP3403807B2 (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JP2846736B2 (ja) | 薄膜半導体装置 | |
| JPH06123896A (ja) | 液晶表示装置 | |
| KR100367527B1 (ko) | 화상표시장치 | |
| JP2004264652A (ja) | アクティブマトリクス基板、液晶装置、液晶装置の駆動方法、投射型表示装置 | |
| JPH10268254A (ja) | 液晶表示装置 | |
| JPH0126077B2 (ja) | ||
| JPH0926600A (ja) | 液晶表示装置 | |
| JP3514000B2 (ja) | 表示駆動装置 | |
| KR20040019788A (ko) | 전계효과트랜지스터의 오프전류 감소방법 및 시스템 | |
| JP2000315797A (ja) | 薄膜半導体装置及び液晶表示装置 | |
| JP2008258579A (ja) | 薄膜トランジスタおよび表示装置 | |
| JP3369664B2 (ja) | 液晶表示装置 | |
| JPH04158580A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH0864838A (ja) | 薄膜トランジスタ | |
| JPH02154467A (ja) | 半導体装置 | |
| KR950009797B1 (ko) | 바텀 게이트를 구비한 fid 폴리 실리콘 tft | |
| JP3792694B2 (ja) | 液晶表示装置 | |
| JP2002094065A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置およびその液晶表示装置を用いた画像表示応用機器 | |
| JPH1168108A (ja) | 半導体装置 | |
| JP3405352B2 (ja) | アクティブマトリクス基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |