JPH0126077B2 - - Google Patents
Info
- Publication number
- JPH0126077B2 JPH0126077B2 JP57056944A JP5694482A JPH0126077B2 JP H0126077 B2 JPH0126077 B2 JP H0126077B2 JP 57056944 A JP57056944 A JP 57056944A JP 5694482 A JP5694482 A JP 5694482A JP H0126077 B2 JPH0126077 B2 JP H0126077B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- thin film
- source
- tft
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010409 thin film Substances 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 210000002858 crystal cell Anatomy 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
本発明は、薄膜トランジスタ（以下、TFTと
略記）を用いてスイツチアレイを形成したマトリ
クス型液晶表示装置の駆動方法に関する。
略記）を用いてスイツチアレイを形成したマトリ
クス型液晶表示装置の駆動方法に関する。
第１図ａはマトリクス型液晶表示装置の構成を
示しており、１０１〜１０３はゲート線、１０４
〜１０７はデータ線、１０８〜１１０等は画素で
ある。画素は、第１図ｂのごとく、ゲート線１１
１とデータ線１１２との交点に形成されたスイツ
チング用TFT１１３、浮遊容量１１４及び液晶
セル１１５より成つている。１１６，１１７はそ
れぞれ液晶セルの駆動電極及び共通電極である。
第１図ｂのデータ線１１２に第１図ｃのVDのご
ときデータ信号に相当する電圧が印加され、第１
図ｂのゲート線１１１に第１図ｃのVGのごとき
ゲート線駆動電圧が印加される。TFT１１３が
Ｎ型TFTである場合、VGがハイである期間にデ
ータ線１１２の信号が液晶セル１１５に書き込ま
れ、１１５に書き込まれた信号はVGがローであ
る期間中保持される。第１図ｃにおいてＡはVD
＜０である負フレームを、ＢはVD＞０である正
フレームを表わす。
示しており、１０１〜１０３はゲート線、１０４
〜１０７はデータ線、１０８〜１１０等は画素で
ある。画素は、第１図ｂのごとく、ゲート線１１
１とデータ線１１２との交点に形成されたスイツ
チング用TFT１１３、浮遊容量１１４及び液晶
セル１１５より成つている。１１６，１１７はそ
れぞれ液晶セルの駆動電極及び共通電極である。
第１図ｂのデータ線１１２に第１図ｃのVDのご
ときデータ信号に相当する電圧が印加され、第１
図ｂのゲート線１１１に第１図ｃのVGのごとき
ゲート線駆動電圧が印加される。TFT１１３が
Ｎ型TFTである場合、VGがハイである期間にデ
ータ線１１２の信号が液晶セル１１５に書き込ま
れ、１１５に書き込まれた信号はVGがローであ
る期間中保持される。第１図ｃにおいてＡはVD
＜０である負フレームを、ＢはVD＞０である正
フレームを表わす。
従来、マトリクス型液晶表示装置のスイツチと
して単結晶シリコン基板内に形成されたMOSト
ランジスタが用いられていた。単結晶シリコン
MOSトランジスタの電圧―電流特性（ゲート・
ソース電圧VGS―ドレイン・ソース電流IDS特性）
は、第２図の２０１に示すようにON／OFF比が
大きく、弱反転領域での電流変化が急しゆんであ
りしや断領域でのリーク電流は小さい。従つて、
非導通時のTFTが第２図２０２の領域で動作す
るように、第３図に示すごとく、ゲート線駆動信
号３０２とデータ線駆動信号３０１のバイアス関
係が定められていた。
して単結晶シリコン基板内に形成されたMOSト
ランジスタが用いられていた。単結晶シリコン
MOSトランジスタの電圧―電流特性（ゲート・
ソース電圧VGS―ドレイン・ソース電流IDS特性）
は、第２図の２０１に示すようにON／OFF比が
大きく、弱反転領域での電流変化が急しゆんであ
りしや断領域でのリーク電流は小さい。従つて、
非導通時のTFTが第２図２０２の領域で動作す
るように、第３図に示すごとく、ゲート線駆動信
号３０２とデータ線駆動信号３０１のバイアス関
係が定められていた。
しかし、単結晶シリコンMOSトランジスタを
スイツチに用いたマトリクス型液晶表示装置と同
様な方法でTFTをスイツチを用いたマトリクス
型液晶表示装置の駆動を行おうとすると、次に述
べるような問題が生ずる。シリコン薄膜による
TFTの電圧―電流特性の一例を第４図に示す。
スイツチに用いたマトリクス型液晶表示装置と同
様な方法でTFTをスイツチを用いたマトリクス
型液晶表示装置の駆動を行おうとすると、次に述
べるような問題が生ずる。シリコン薄膜による
TFTの電圧―電流特性の一例を第４図に示す。
IDSはドレイン・ソース電流、VGSはゲート・ソ
ース電圧である。４０１，４０２はそれぞれドレ
イン・ソース電圧VDSをVDS＝V1、VDS＝V2とした
電圧―電流特性である。ただし、V2＞V1pTFT
の電圧―電流特性の特徴は、弱反転領域４０３で
電流変化が単結晶シリコンMOSトランジスタに
比べて緩慢であること、しや断領域におけるリー
ク電流レベルが大きいこと、及びしや断領域４０
４においてPN接合部リーク電流によるIDSの増加
がみられることである。第３図のごときバイアス
関係で液晶セルの駆動を行なうと、TFTのゲー
ト・ソース間電圧VGSが第４図４０５の範囲で変
化する。このとき、非導通時のTFTに流れるPN
接合電流は相当大きくなり、これは画面への表示
ムラとして現われ表示性能を大きくそこなうもの
である。
ース電圧である。４０１，４０２はそれぞれドレ
イン・ソース電圧VDSをVDS＝V1、VDS＝V2とした
電圧―電流特性である。ただし、V2＞V1pTFT
の電圧―電流特性の特徴は、弱反転領域４０３で
電流変化が単結晶シリコンMOSトランジスタに
比べて緩慢であること、しや断領域におけるリー
ク電流レベルが大きいこと、及びしや断領域４０
４においてPN接合部リーク電流によるIDSの増加
がみられることである。第３図のごときバイアス
関係で液晶セルの駆動を行なうと、TFTのゲー
ト・ソース間電圧VGSが第４図４０５の範囲で変
化する。このとき、非導通時のTFTに流れるPN
接合電流は相当大きくなり、これは画面への表示
ムラとして現われ表示性能を大きくそこなうもの
である。
本発明は、ゲート線駆動信号VGの零レベルと
データ線駆動信号VDの零レベルとの間にTFTの
電圧―電流特性に合わせた適切なバイアス電圧
VBを設けることにより、上述の欠点を解決し良
好な表示性能を有するマトリクス型液晶表示装置
の駆動方法を提供するものである。
データ線駆動信号VDの零レベルとの間にTFTの
電圧―電流特性に合わせた適切なバイアス電圧
VBを設けることにより、上述の欠点を解決し良
好な表示性能を有するマトリクス型液晶表示装置
の駆動方法を提供するものである。
本発明の駆動方法は、第５図に示すごとくゲー
ト線駆動信号の零レベルとデータ線駆動信号の零
レベルの間にTFTの電圧―電流特性に合わせた
一定のバイアス電圧VBを設けることにより、非
導通時のTFTがその動作範囲内において極小の
リーク電流を有するようにするものである。
ト線駆動信号の零レベルとデータ線駆動信号の零
レベルの間にTFTの電圧―電流特性に合わせた
一定のバイアス電圧VBを設けることにより、非
導通時のTFTがその動作範囲内において極小の
リーク電流を有するようにするものである。
第５図において、５０１はゲート線、５０２は
データ線、５０３はスイツチング用TFT、５０
４は液晶表示セル、５０５はデータ線駆動信号
源、５０６はゲート線駆動信号源である。
データ線、５０３はスイツチング用TFT、５０
４は液晶表示セル、５０５はデータ線駆動信号
源、５０６はゲート線駆動信号源である。
第６図及び第７図は本発明の実施例を示すもの
である。６０１，６０２はそれぞれ第４図４０
１，４０２と同一の電圧―電流特性の曲線であ
る。６０１，６０２の電圧―電流特性を有する
TFTでマトリクス型液晶表示装置のスイツチを
形成する場合、非導通時のTFTのリーク電流が
極小となるような動作範囲は第６図６０３に示す
範囲である。このように非導通時のTFTの動作
範囲、即ち非導通時のTFTのゲート・ソース間
電圧VGSの変化範囲を、リーク電流が極小となる
ような領域に設定するために、本発明では、第７
図のごとくゲート線駆動信号７０２の零レベル
VG＝０とデータ線駆動信号７０１の零レベルVD
＝０との間にVBのバイアス電圧を設ける。
である。６０１，６０２はそれぞれ第４図４０
１，４０２と同一の電圧―電流特性の曲線であ
る。６０１，６０２の電圧―電流特性を有する
TFTでマトリクス型液晶表示装置のスイツチを
形成する場合、非導通時のTFTのリーク電流が
極小となるような動作範囲は第６図６０３に示す
範囲である。このように非導通時のTFTの動作
範囲、即ち非導通時のTFTのゲート・ソース間
電圧VGSの変化範囲を、リーク電流が極小となる
ような領域に設定するために、本発明では、第７
図のごとくゲート線駆動信号７０２の零レベル
VG＝０とデータ線駆動信号７０１の零レベルVD
＝０との間にVBのバイアス電圧を設ける。
上記の駆動方法によると、第３図のごとき駆動
方法に比較して、非導通時のTFTのリーク電流
の平均値は50％〜90％低減される。本発明の駆動
方法を実現するための回路構成は、第５図の例に
示すごとくVBの値を外部から調整可能とするこ
とが望ましい。VBを外部から調整可能とするこ
とによりTFT特性の製造ロツト間ばらつきに容
易に対処できる。バイアス電圧VBの値を外部か
ら任意に設定することにより生ずるもう一つの効
果は、スイツチング用TFTのゲート及びゲート
線に付加する寄生容量への充放電電流を減らして
低消費電力化が達成されることである。TFTの
寄生容量、ゲート線の寄生容量はそのほとんどが
ゲート線とデータ線の間又はゲート線と液晶駆動
電極の間に付いている。従つて、VBを負の値に
設定することにより前記寄生容量を充放電するた
めの電流は低減され低消費電力化が達成される。
方法に比較して、非導通時のTFTのリーク電流
の平均値は50％〜90％低減される。本発明の駆動
方法を実現するための回路構成は、第５図の例に
示すごとくVBの値を外部から調整可能とするこ
とが望ましい。VBを外部から調整可能とするこ
とによりTFT特性の製造ロツト間ばらつきに容
易に対処できる。バイアス電圧VBの値を外部か
ら任意に設定することにより生ずるもう一つの効
果は、スイツチング用TFTのゲート及びゲート
線に付加する寄生容量への充放電電流を減らして
低消費電力化が達成されることである。TFTの
寄生容量、ゲート線の寄生容量はそのほとんどが
ゲート線とデータ線の間又はゲート線と液晶駆動
電極の間に付いている。従つて、VBを負の値に
設定することにより前記寄生容量を充放電するた
めの電流は低減され低消費電力化が達成される。
一対の基板内に電気光学的変換物質が封入さ
れ、該基板の一方の基板上には、マトリクス状に
配列された画素電極、該画素電極に接続されてな
る薄膜トランジスタ、該薄膜トランジスタのソー
ス電極にデータ信号を供給してなるデータ線、該
薄膜トランジスタのゲート電極にゲート信号を供
給してなるゲート線を有した表示装置において、
該薄膜トランジスタは非単結晶シリコン薄膜で形
成されてなり、該ゲート信号の非選択時の電圧レ
ベルは、該薄膜トランジスタのゲートソース電圧
範囲（VGS）がソースドレイン電流の極小値に相
当する所定のゲートソース電圧を含むゲートソー
ス電圧範囲となるべくバイアス電圧値が設定され
てなるようにしたから、上記薄膜トランジスタ固
有のオフ時のリーク電流を最小に制限することが
できる。従つてリークによるクロストークを防止
できるので、画素電極に蓄積された画像信号を確
実に維持し、この信号に対応した鮮明な画像を得
ることができる。
れ、該基板の一方の基板上には、マトリクス状に
配列された画素電極、該画素電極に接続されてな
る薄膜トランジスタ、該薄膜トランジスタのソー
ス電極にデータ信号を供給してなるデータ線、該
薄膜トランジスタのゲート電極にゲート信号を供
給してなるゲート線を有した表示装置において、
該薄膜トランジスタは非単結晶シリコン薄膜で形
成されてなり、該ゲート信号の非選択時の電圧レ
ベルは、該薄膜トランジスタのゲートソース電圧
範囲（VGS）がソースドレイン電流の極小値に相
当する所定のゲートソース電圧を含むゲートソー
ス電圧範囲となるべくバイアス電圧値が設定され
てなるようにしたから、上記薄膜トランジスタ固
有のオフ時のリーク電流を最小に制限することが
できる。従つてリークによるクロストークを防止
できるので、画素電極に蓄積された画像信号を確
実に維持し、この信号に対応した鮮明な画像を得
ることができる。
第１図ａはマトリクス型液晶表示装置の構成を
示す図。第１図ｂはその画素の構成を説明するた
めの図。第１図ｃは駆動信号を示す図。第２図
は、従来のマトリクス型液晶表示装置に用いられ
ている単結晶シリコンMOSトランジスタの電圧
―電流特性を示した図。第３図はゲート線及びデ
ータ線の駆動方法の従来例を示す図。第４図は従
来の駆動方法によるスイツチングTFTの駆動を
説明するための図。第５図、第６図、第７図は、
本発明の第一の実施例を説明するための図。
示す図。第１図ｂはその画素の構成を説明するた
めの図。第１図ｃは駆動信号を示す図。第２図
は、従来のマトリクス型液晶表示装置に用いられ
ている単結晶シリコンMOSトランジスタの電圧
―電流特性を示した図。第３図はゲート線及びデ
ータ線の駆動方法の従来例を示す図。第４図は従
来の駆動方法によるスイツチングTFTの駆動を
説明するための図。第５図、第６図、第７図は、
本発明の第一の実施例を説明するための図。
Claims (1)
- １ 一対の基板内に電気光学的変換物質が封入さ
れ、該基板の一方の基板上には、マトリクス状に
配列された画素電極、該画素電極に接続されてな
る薄膜トランジスタ、該薄膜トランジスタのソー
ス電極にデータ信号を供給してなるデータ線、該
薄膜トランジスタのゲート電極にゲート信号を供
給してなるゲート線を有した表示装置において、
該薄膜トランジスタは非単結晶シリコン薄膜で形
成されてなり、該ゲート信号の非選択時の電圧レ
ベルは、該薄膜トランジスタのゲートソース電圧
範囲（VGS）がソースドレイン電流の極小値に相
当する所定のゲートソース電圧を含むゲートソー
ス電圧範囲となるべくバイアス電圧値が設定され
てなることを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57056944A JPS58173794A (ja) | 1982-04-06 | 1982-04-06 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57056944A JPS58173794A (ja) | 1982-04-06 | 1982-04-06 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58173794A JPS58173794A (ja) | 1983-10-12 |
| JPH0126077B2 true JPH0126077B2 (ja) | 1989-05-22 |
Family
ID=13041652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57056944A Granted JPS58173794A (ja) | 1982-04-06 | 1982-04-06 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58173794A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119329A (ja) * | 1982-12-27 | 1984-07-10 | Toshiba Corp | 液晶表示装置 |
| JPS6161581U (ja) * | 1984-09-27 | 1986-04-25 | ||
| JPS61116392A (ja) * | 1984-11-09 | 1986-06-03 | 三洋電機株式会社 | 液晶表示装置の駆動方法 |
| JPS6211829A (ja) * | 1985-03-28 | 1987-01-20 | Toshiba Corp | アクテイブマトリツクス形液晶表示装置 |
| JPS61206994U (ja) * | 1985-06-14 | 1986-12-27 | ||
| JPS6397996A (ja) * | 1986-10-15 | 1988-04-28 | 松下電器産業株式会社 | Ｔｆｔパネルの表示装置 |
| JPS6463996A (en) * | 1988-02-10 | 1989-03-09 | Seiko Epson Corp | Driving of matrix type liquid crystal display device |
| JPH0795161B2 (ja) * | 1988-11-08 | 1995-10-11 | 三洋電機株式会社 | 液晶表示装置の駆動方法 |
| JPH03174884A (ja) * | 1990-11-30 | 1991-07-30 | Sanyo Electric Co Ltd | 液晶表示装置の駆動回路 |
| JPH07120146B2 (ja) * | 1992-01-16 | 1995-12-20 | セイコーエプソン株式会社 | 液晶表示装置 |
-
1982
- 1982-04-06 JP JP57056944A patent/JPS58173794A/ja active Granted
Non-Patent Citations (2)
| Title |
|---|
| APPLIED PHYSICS=1981 * |
| ELECTRONICS LETTERS=1981 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58173794A (ja) | 1983-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532506A (en) | Matrix display and driving method therefor | |
| US6952244B2 (en) | Active matrix device and display | |
| US20210090484A1 (en) | Shift register unit, driving method, gate driving circuit and display device | |
| KR100216489B1 (ko) | 액정 디스플레이용 선택 라인 스캐너로 사용되는 시프트 레지스터 | |
| JP3594126B2 (ja) | 電流駆動回路 | |
| CN100533529C (zh) | 电子电路、电光装置以及电子设备 | |
| CN100514426C (zh) | 像素电路与具有像素电路的图像显示装置 | |
| EP1056070A2 (en) | Drive circuit and drive circuit system for capacitive load | |
| JPH0126077B2 (ja) | ||
| JPH05265042A (ja) | アクティブマトリクス型表示装置 | |
| JPH04344618A (ja) | アクティブマトリクス表示装置 | |
| JPH04206970A (ja) | 薄膜半導体装置 | |
| JPS58198084A (ja) | 表示素子 | |
| JP3514000B2 (ja) | 表示駆動装置 | |
| JP2716040B2 (ja) | 液晶装置 | |
| JP2626651B2 (ja) | 液晶装置 | |
| JP3000637B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH0535226A (ja) | 半導体装置 | |
| CN220252814U (zh) | 一种显示屏下电控制电路 | |
| US12295173B2 (en) | Display substrate including first and second node control circuitries and display device | |
| US20250104786A1 (en) | Shift register unit, gate drive circuit and display device | |
| US12592174B2 (en) | Driving circuitry, driving method, display substrate and display device | |
| JPH0766257B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH02154467A (ja) | 半導体装置 | |
| JPH0846204A (ja) | 表示装置 |