JPH04344711A - 分周器 - Google Patents
分周器Info
- Publication number
- JPH04344711A JPH04344711A JP3117280A JP11728091A JPH04344711A JP H04344711 A JPH04344711 A JP H04344711A JP 3117280 A JP3117280 A JP 3117280A JP 11728091 A JP11728091 A JP 11728091A JP H04344711 A JPH04344711 A JP H04344711A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency divider
- output
- input
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は分周周期を容易に切り替
えて出力することのできる分周器に関する。
えて出力することのできる分周器に関する。
【0002】
【従来の技術】近年、分周器を備えた集積回路が広く用
いられ、そのテスト時間を短縮することが重要な課題と
なっている。
いられ、そのテスト時間を短縮することが重要な課題と
なっている。
【0003】以下、従来の分周器について図面を参照し
ながら説明する。図4は従来のT型フリップフロップで
構成される分周器の構成を回路図で示す。図において、
1、2、3、4、5および6のT型フリップフロップが
縦続接続され、クロック入力7に入力されたクロックが
6つのT型フリップフロップを通り、64分周されて出
力8に出力される。この出力信号により動作する論理回
路が半導体集積回路の同一チップ上に構成される場合、
その論理回路の動作テストを行うには、この分周器の場
合、(入力クロック周期)x64(分周比)の時間を常
に必要とする。
ながら説明する。図4は従来のT型フリップフロップで
構成される分周器の構成を回路図で示す。図において、
1、2、3、4、5および6のT型フリップフロップが
縦続接続され、クロック入力7に入力されたクロックが
6つのT型フリップフロップを通り、64分周されて出
力8に出力される。この出力信号により動作する論理回
路が半導体集積回路の同一チップ上に構成される場合、
その論理回路の動作テストを行うには、この分周器の場
合、(入力クロック周期)x64(分周比)の時間を常
に必要とする。
【0004】
【発明が解決しようとする課題】このような従来の分周
器を備えた半導体集積回路において、分周器の出力信号
により動作する論理回路の動作をテストする場合、構成
するフリップフロップの段数が多い場合や分周器に入力
される入力クロックの周期が遅い場合、多大な時間を必
要とする。
器を備えた半導体集積回路において、分周器の出力信号
により動作する論理回路の動作をテストする場合、構成
するフリップフロップの段数が多い場合や分周器に入力
される入力クロックの周期が遅い場合、多大な時間を必
要とする。
【0005】本発明は上記の課題を解決するもので、分
周器のフリップフロップの段数に関係なくその分周器の
出力に続く論理回路のテスト時間を短縮するための機能
を備えた分周器を提供することを目的とする。
周器のフリップフロップの段数に関係なくその分周器の
出力に続く論理回路のテスト時間を短縮するための機能
を備えた分周器を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は上記の目的を達
成するために、クロックを入力して前記クロックまたは
その1/2分周したクロックを制御信号に対応して出力
する基本ブロックを縦続接続して分周器を構成し、前記
基本ブロックはクロックを入力して1/2分周するT型
フリップフロップと、前記クロックと前記T型フリップ
フロップの出力とを制御信号で切り替えて出力するマル
チプレクサとを備えた分周器とする。
成するために、クロックを入力して前記クロックまたは
その1/2分周したクロックを制御信号に対応して出力
する基本ブロックを縦続接続して分周器を構成し、前記
基本ブロックはクロックを入力して1/2分周するT型
フリップフロップと、前記クロックと前記T型フリップ
フロップの出力とを制御信号で切り替えて出力するマル
チプレクサとを備えた分周器とする。
【0007】
【作用】本発明は上記の構成において、基本ブロックを
縦続接続することで分周器を構成し、各段の前記基本ブ
ロックが制御信号によりクロックを1/2分周するか、
または分周しないでそのまま出力することで、分周器の
分周比が設定される。
縦続接続することで分周器を構成し、各段の前記基本ブ
ロックが制御信号によりクロックを1/2分周するか、
または分周しないでそのまま出力することで、分周器の
分周比が設定される。
【0008】
【実施例】以下、本発明の一実施例の分周器について、
図面を参照しながら説明する。図1は本発明の分周器を
構成する基本ブロックの構成を回路図で示す。図におい
て、T型フリップフロップ1と、マルチプレクサ2とで
構成し、クロック入力3と出力4とを制御信号5によっ
て出力6にどちらを出力するか切り替える構成とする。 したがって、クロック入力3をそのままT型フリッ
プフロップ1で分周することなく出力6から出力するこ
とができる。
図面を参照しながら説明する。図1は本発明の分周器を
構成する基本ブロックの構成を回路図で示す。図におい
て、T型フリップフロップ1と、マルチプレクサ2とで
構成し、クロック入力3と出力4とを制御信号5によっ
て出力6にどちらを出力するか切り替える構成とする。 したがって、クロック入力3をそのままT型フリッ
プフロップ1で分周することなく出力6から出力するこ
とができる。
【0009】図2は、図1の基本ブロックを多段に接続
して構成した分周器の構成を回路図で示す。図において
、1、2、3、4、5および6は基本ブロックで、9、
10、11、12、13および14がそれぞれのブロッ
クの制御信号入力である。この制御信号入力をすべて同
じに設定して入力クロック7をまったく分周することな
く出力8に出力することができる。
して構成した分周器の構成を回路図で示す。図において
、1、2、3、4、5および6は基本ブロックで、9、
10、11、12、13および14がそれぞれのブロッ
クの制御信号入力である。この制御信号入力をすべて同
じに設定して入力クロック7をまったく分周することな
く出力8に出力することができる。
【0010】図3は本発明の分周器を用いた集積回路の
実施例を回路図で示す。図において、1は発振回路、2
は本発明の分周器、3はクロック回路で4のマイクロコ
ンピュータに供給する基本クロックを発生する。自励発
振の場合、発振開始後に発振が安定するまである程度の
時間を必要とする。そのため発振回路1からの発振出力
を分周器2に取り込み、そこで発振安定時間をつくって
分周器2から分周された出力と、発振回路1からの発振
出力をクロック回路3に取り込み、分周期2からの出力
がでた時点で初めてクロック回路3は、マイクロコンピ
ュータ4にクロックを供給する。
実施例を回路図で示す。図において、1は発振回路、2
は本発明の分周器、3はクロック回路で4のマイクロコ
ンピュータに供給する基本クロックを発生する。自励発
振の場合、発振開始後に発振が安定するまである程度の
時間を必要とする。そのため発振回路1からの発振出力
を分周器2に取り込み、そこで発振安定時間をつくって
分周器2から分周された出力と、発振回路1からの発振
出力をクロック回路3に取り込み、分周期2からの出力
がでた時点で初めてクロック回路3は、マイクロコンピ
ュータ4にクロックを供給する。
【0011】このようなシステムをテストする場合、通
常、テスト時は外部からクロックを供給する。この場合
、分周器を必要としないので、分周器2の6、7、8、
9、10および11の制御入力、すなわち図1における
制御入力5に相当する部分を切り替えることにより、図
3の分周器2の入力を、そのままクロック回路3に出力
することができる。
常、テスト時は外部からクロックを供給する。この場合
、分周器を必要としないので、分周器2の6、7、8、
9、10および11の制御入力、すなわち図1における
制御入力5に相当する部分を切り替えることにより、図
3の分周器2の入力を、そのままクロック回路3に出力
することができる。
【0012】このように本発明の実施例の分周器によれ
ば、分周器の各段が入力クロックを1/2分周するかま
たはそのまま出力するかを制御信号で設定されるように
構成することにより、集積回路の分周器部分以外をテス
トするとき、分周器をまったく分周動作させないように
設定して、分周時間待ちなく速やかにテストできる効果
がある。
ば、分周器の各段が入力クロックを1/2分周するかま
たはそのまま出力するかを制御信号で設定されるように
構成することにより、集積回路の分周器部分以外をテス
トするとき、分周器をまったく分周動作させないように
設定して、分周時間待ちなく速やかにテストできる効果
がある。
【0013】なお、分周器をテストする場合、制御入力
を切り替えることにより、少数ずつにフリップフロップ
をグルーピングしたり、または単体でその動作を確認す
ることができる。
を切り替えることにより、少数ずつにフリップフロップ
をグルーピングしたり、または単体でその動作を確認す
ることができる。
【0014】
【発明の効果】以上の実施例から明らかなように、本発
明はクロックを入力して前記クロックまたはその1/2
分周したクロックを制御信号に対応して出力する基本ブ
ロックを縦続接続して分周器を構成し、前記基本ブロッ
クはクロックを入力して1/2分周するT型フリップフ
ロップと、前記クロックと前記T型フリップフロップの
出力とを制御信号で切り替えて出力するマルチプレクサ
とを備えた分周器とすることにより、その分周器の出力
により動作する論理回路があるとき、その論理回路をテ
ストする場合、あたかもその分周器がないときと同じよ
うに扱うことができ、余分な時間を使わずに、短時間で
テストすることを可能にすることが出来る。
明はクロックを入力して前記クロックまたはその1/2
分周したクロックを制御信号に対応して出力する基本ブ
ロックを縦続接続して分周器を構成し、前記基本ブロッ
クはクロックを入力して1/2分周するT型フリップフ
ロップと、前記クロックと前記T型フリップフロップの
出力とを制御信号で切り替えて出力するマルチプレクサ
とを備えた分周器とすることにより、その分周器の出力
により動作する論理回路があるとき、その論理回路をテ
ストする場合、あたかもその分周器がないときと同じよ
うに扱うことができ、余分な時間を使わずに、短時間で
テストすることを可能にすることが出来る。
【図1】本発明の分周器を構成する基本ブロックの構成
を示す回路図
を示す回路図
【図2】本発明の一実施例の分周器の構成を示す回路図
【図3】本発明の分周器を用いた応用回路の構成を示す
回路図
回路図
【図4】従来の分周器の構成を示す回路図
1 T型フリップフロップ回路
2 マルチプレクサ
3 T型フリップフロップのクロック入力4 T型
フリップフロップのクロック出力5 マルチプレクサ
の制御信号入力 6 マルチプレクサの出力
フリップフロップのクロック出力5 マルチプレクサ
の制御信号入力 6 マルチプレクサの出力
Claims (1)
- 【請求項1】 クロックを入力して前記クロックまた
はその1/2分周したクロックを制御信号に対応して出
力する基本ブロックを縦続接続して分周器を構成し、前
記基本ブロックはクロックを入力して1/2分周するT
型フリップフロップと、前記クロックと前記T型フリッ
プフロップの出力とを制御信号で切り替えて出力するマ
ルチプレクサとを備えた分周器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117280A JPH04344711A (ja) | 1991-05-22 | 1991-05-22 | 分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117280A JPH04344711A (ja) | 1991-05-22 | 1991-05-22 | 分周器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04344711A true JPH04344711A (ja) | 1992-12-01 |
Family
ID=14707840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3117280A Pending JPH04344711A (ja) | 1991-05-22 | 1991-05-22 | 分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04344711A (ja) |
-
1991
- 1991-05-22 JP JP3117280A patent/JPH04344711A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5467041A (en) | Variable delay buffer circuit | |
| KR890017866A (ko) | 필터회로 | |
| US4876704A (en) | Logic integrated circuit for scan path system | |
| US3992635A (en) | N scale counter | |
| US20080012605A1 (en) | Glitch-free clock switcher | |
| KR20060131743A (ko) | 주파수 분할기 및 전자 장치 | |
| US7042973B2 (en) | Variable dividing circuit | |
| JPH083514B2 (ja) | カウンタ・テスト装置 | |
| JP3124912B2 (ja) | タイマ装置 | |
| JP3236235B2 (ja) | トグルフリップフロップ | |
| KR0176845B1 (ko) | 마이크로컴퓨터의 입출력포트 확장 방법 및 회로 | |
| JP2689462B2 (ja) | クロック・スキュー調整回路 | |
| JPH0815392A (ja) | テストモード設定回路 | |
| KR100278271B1 (ko) | 클럭주파수분주장치 | |
| JP2538074B2 (ja) | 論理集積回路 | |
| JPS61133727A (ja) | カウンタ故障分離回路 | |
| JP2674794B2 (ja) | タイミング回路 | |
| KR100239446B1 (ko) | 자동로딩 기능을 갖는 주파수 합성기의 테스트 회로 | |
| JP2533946B2 (ja) | 集積回路 | |
| JPH01286461A (ja) | Lsiテスト回路構成方法 | |
| JPS61285523A (ja) | クロツク切換回路 | |
| JPH09145803A (ja) | テストモード設定回路 | |
| JPS6160456B2 (ja) | ||
| JPH07153293A (ja) | 半導体装置 | |
| JPH06112812A (ja) | バイナリ・カウンタ |