JPH04344911A - プリント板の接続保証回路 - Google Patents
プリント板の接続保証回路Info
- Publication number
- JPH04344911A JPH04344911A JP3117791A JP11779191A JPH04344911A JP H04344911 A JPH04344911 A JP H04344911A JP 3117791 A JP3117791 A JP 3117791A JP 11779191 A JP11779191 A JP 11779191A JP H04344911 A JPH04344911 A JP H04344911A
- Authority
- JP
- Japan
- Prior art keywords
- printed board
- pcb
- connection determination
- connection
- back panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、システムが、複数のプ
リント板（ＰＣＢ） と，それらを結合するバックパネ
ル（ＢＰ） より構成され、前記システムの電源が“オ
ン”の状態で、前記プリント板（ＰＣＢ） の挿入（活
性挿入）を行うシステムにおいて、その構成要素である
プリント板 （ＰＣＢ） の接続の判断／接続保障方式
に関し、特にフォールトトレラントなコンピュータの活
性保守／活性増設に有効なプリント板接続保証方式に関
する。
リント板（ＰＣＢ） と，それらを結合するバックパネ
ル（ＢＰ） より構成され、前記システムの電源が“オ
ン”の状態で、前記プリント板（ＰＣＢ） の挿入（活
性挿入）を行うシステムにおいて、その構成要素である
プリント板 （ＰＣＢ） の接続の判断／接続保障方式
に関し、特にフォールトトレラントなコンピュータの活
性保守／活性増設に有効なプリント板接続保証方式に関
する。
【０００２】
【従来の技術】図２は、従来のプリント板接続保証方式
を説明する図である。これまでにも、プリント板（ＰＣ
Ｂ）２ のコネクタに接続するバックパネル（ＢＰ）１
のピン中の１ピンを、本図に示した如くに、通常の信
号ピンより短くして、活性挿入されるプリント板（ＰＣ
Ｂ）２ の他の信号ピンの全てがバックパネル（ＢＰ）
１ に接続し終わってから、最後に接続するようにし、
この短い信号ピンの接続が完了するまで、例えば、該ピ
ンに接続されるプリント板（ＰＣＢ）２ の端子の信号
レベルを判定して、該プリント板（ＰＣＢ）２ の出力
回路 （例えば、トライステート回路） の出力を抑止
続けることで、該プリント板 （ＰＣＢ） ２ の活性
挿入に際しての接続の保証を行う方法がある。
を説明する図である。これまでにも、プリント板（ＰＣ
Ｂ）２ のコネクタに接続するバックパネル（ＢＰ）１
のピン中の１ピンを、本図に示した如くに、通常の信
号ピンより短くして、活性挿入されるプリント板（ＰＣ
Ｂ）２ の他の信号ピンの全てがバックパネル（ＢＰ）
１ に接続し終わってから、最後に接続するようにし、
この短い信号ピンの接続が完了するまで、例えば、該ピ
ンに接続されるプリント板（ＰＣＢ）２ の端子の信号
レベルを判定して、該プリント板（ＰＣＢ）２ の出力
回路 （例えば、トライステート回路） の出力を抑止
続けることで、該プリント板 （ＰＣＢ） ２ の活性
挿入に際しての接続の保証を行う方法がある。
【０００３】
【発明が解決しようとする課題】しかし、この方法は、
バックパネル（ＢＰ）１ のピン中の１ピンを短くする
という構造上の変更が必要となり、製造上からもバック
パネル（ＢＰ）ピンの長さをコントロールすることは、
困難であるという問題があった。
バックパネル（ＢＰ）１ のピン中の１ピンを短くする
という構造上の変更が必要となり、製造上からもバック
パネル（ＢＰ）ピンの長さをコントロールすることは、
困難であるという問題があった。
【０００４】本発明は上記従来の欠点に鑑み、バックパ
ネル（ＢＰ）ピンに対して、長短の差を設けることなし
に、活性挿入時のプリント板（ＰＣＢ）の接続保証を行
うことができるプリント板接続保証方式を提供すること
を目的とするものである。
ネル（ＢＰ）ピンに対して、長短の差を設けることなし
に、活性挿入時のプリント板（ＰＣＢ）の接続保証を行
うことができるプリント板接続保証方式を提供すること
を目的とするものである。
【０００５】
【課題を解決するための手段】図１は、本発明の一実施
例を示した図である。上記の問題点は下記の如くに構成
したプリント板接続保証方式によって解決される。
例を示した図である。上記の問題点は下記の如くに構成
したプリント板接続保証方式によって解決される。
【０００６】（１） システムが、複数のプリント板（
ＰＣＢ） ２ と，それらを結合するバックパネル（Ｂ
Ｐ） １ より構成され、上記システムの電源が“オン
”の状態で、上記プリント板（ＰＣＢ） ２ の挿入（
活性挿入）を行うシステムにおいて、上記プリント板（
ＰＣＢ） ２ のコネクタの、単一，或いは、複数の端
子■〜に、接続判定用信号を割付けると共に、該接続判
定用信号に基づいて該プリント板（ＰＣＢ） ２ がバ
ックパネル（ＢＰ） １ に接続されたことを判定する
接続判定機構 ２０，２１を設けて、該プリント板（Ｐ
ＣＢ） ２ の、上記接続判定用端子■〜に対応する接
続判定用のバックパネル（ＢＰ） １ ピンに、あるパ
ターンをもって、高レベル／低レベルの電源を接続し、
該プリント板 （ＰＣＢ） ２ を該バックパネル（Ｂ
Ｐ） １ に挿入する過程において、該プリント板 （
ＰＣＢ） ２ に電源（Ｖ，Ｇ）が投入され、該プリン
ト板の上記接続判定用端子■〜の電位が該バックパネル
（ＢＰ） １ の上記接続判定用ピンの電位と同一にな
るまで、該プリント板 （ＰＣＢ） ２ の上記接続判
定用端子■〜に接続された接続判定機構 ２０，２１で
、該プリント板内にリセット信号Ｒを出力するように構
成する。
ＰＣＢ） ２ と，それらを結合するバックパネル（Ｂ
Ｐ） １ より構成され、上記システムの電源が“オン
”の状態で、上記プリント板（ＰＣＢ） ２ の挿入（
活性挿入）を行うシステムにおいて、上記プリント板（
ＰＣＢ） ２ のコネクタの、単一，或いは、複数の端
子■〜に、接続判定用信号を割付けると共に、該接続判
定用信号に基づいて該プリント板（ＰＣＢ） ２ がバ
ックパネル（ＢＰ） １ に接続されたことを判定する
接続判定機構 ２０，２１を設けて、該プリント板（Ｐ
ＣＢ） ２ の、上記接続判定用端子■〜に対応する接
続判定用のバックパネル（ＢＰ） １ ピンに、あるパ
ターンをもって、高レベル／低レベルの電源を接続し、
該プリント板 （ＰＣＢ） ２ を該バックパネル（Ｂ
Ｐ） １ に挿入する過程において、該プリント板 （
ＰＣＢ） ２ に電源（Ｖ，Ｇ）が投入され、該プリン
ト板の上記接続判定用端子■〜の電位が該バックパネル
（ＢＰ） １ の上記接続判定用ピンの電位と同一にな
るまで、該プリント板 （ＰＣＢ） ２ の上記接続判
定用端子■〜に接続された接続判定機構 ２０，２１で
、該プリント板内にリセット信号Ｒを出力するように構
成する。
【０００７】（２） 上記プリント板接続保証方式にお
いて、上記プリント板（ＰＣＢ） ２ の接続判定用端
子■〜の信号レベルが、上記バックパネル（ＢＰ） １
の接続判定用のバックパネル（ＢＰ）ピンに接続され
ている上記ある電位パターンと逆の極性になるように、
上記プリント板 （ＰＣＢ） ２ 内で、抵抗 ２２，
２３を用いてプルアップ／プルダウンして上記接続判定
用信号を生成して、上記プリント板 （ＰＣＢ） ２と
、上記バックパネル （ＢＰ） １ が非接続状態であ
ることを、上記接続判定機構２０，２１で明示的に判定
するように構成する。
いて、上記プリント板（ＰＣＢ） ２ の接続判定用端
子■〜の信号レベルが、上記バックパネル（ＢＰ） １
の接続判定用のバックパネル（ＢＰ）ピンに接続され
ている上記ある電位パターンと逆の極性になるように、
上記プリント板 （ＰＣＢ） ２ 内で、抵抗 ２２，
２３を用いてプルアップ／プルダウンして上記接続判定
用信号を生成して、上記プリント板 （ＰＣＢ） ２と
、上記バックパネル （ＢＰ） １ が非接続状態であ
ることを、上記接続判定機構２０，２１で明示的に判定
するように構成する。
【０００８】
【作用】即ち、本発明においては、システムが、複数の
プリント板（ＰＣＢ）２ と，それらを結合するバック
パネル（ＢＰ） １ より構成され、上記システムの電
源が“オン”の状態で、上記プリント板（ＰＣＢ） ２
の挿入（活性挿入）を行うシステムにおいて、上記プ
リント板（ＰＣＢ） ２ のコネクタの、例えば、４本
の端子■〜■に、接続判定用信号を割付けると共に、該
接続判定用信号に基づいて該プリント板（ＰＣＢ） ２
がバックパネル（ＢＰ） １ に接続されたことを判
定する接続判定回路 ２０ 、具体的には、該プリント
板（ＰＣＢ）２ がバックパネル（ＢＰ）１ に挿入さ
れていないときの該接続判定用信号の論理レベルを判定
して、例えば、論理“１”を出力する論理回路 ２０
と、該論理回路 ２０ の出力が論理“１”であるとき
、リセット信号Ｒを出力するリセット回路 ２１ を設
けておき、該プリント板（ＰＣＢ） ２ の、上記接続
判定用端子■〜■に対応する接続判定用のバックパネル
（ＢＰ） ピンに、あるパターン、具体的には、接続判
定用信号ピン■，■には地気（ＧＮＤ） を、接続判定
用信号ピン■， ■ には電源（Ｖｃｃ） を接続し
、該プリント板 （ＰＣＢ） ２ を該バックパネル（
ＢＰ） １ に挿入する過程において、該プリント板
（ＰＣＢ） ２ に、該プリント板 （ＰＣＢ） ２
内の論理回路が動作することができる電源（Ｖ，Ｇ）
が投入された後、該プリント板の上記接続判定用端子■
〜■の電位が該バックパネル（ＢＰ） １ の上記接続
判定用ピン■， ■， ■， ■の電位と同一になるこ
とで、上記論理回路 ２０の出力が論理“０”となり、
その結果として、上記リセット回路 ２１ からのリセ
ット信号Ｒの出力を抑止するようにして、該プリント板
（ＰＣＢ） ２ がバックパネル（ＢＰ）１ に挿入
される途上においては、リセット信号Ｒを出力し続けて
、該バックパネル（ＢＰ）１ に接続されている他のプ
リント板 （ＰＣＢ） ２ が誤動作するのを抑止する
ようにしたものである。
プリント板（ＰＣＢ）２ と，それらを結合するバック
パネル（ＢＰ） １ より構成され、上記システムの電
源が“オン”の状態で、上記プリント板（ＰＣＢ） ２
の挿入（活性挿入）を行うシステムにおいて、上記プ
リント板（ＰＣＢ） ２ のコネクタの、例えば、４本
の端子■〜■に、接続判定用信号を割付けると共に、該
接続判定用信号に基づいて該プリント板（ＰＣＢ） ２
がバックパネル（ＢＰ） １ に接続されたことを判
定する接続判定回路 ２０ 、具体的には、該プリント
板（ＰＣＢ）２ がバックパネル（ＢＰ）１ に挿入さ
れていないときの該接続判定用信号の論理レベルを判定
して、例えば、論理“１”を出力する論理回路 ２０
と、該論理回路 ２０ の出力が論理“１”であるとき
、リセット信号Ｒを出力するリセット回路 ２１ を設
けておき、該プリント板（ＰＣＢ） ２ の、上記接続
判定用端子■〜■に対応する接続判定用のバックパネル
（ＢＰ） ピンに、あるパターン、具体的には、接続判
定用信号ピン■，■には地気（ＧＮＤ） を、接続判定
用信号ピン■， ■ には電源（Ｖｃｃ） を接続し
、該プリント板 （ＰＣＢ） ２ を該バックパネル（
ＢＰ） １ に挿入する過程において、該プリント板
（ＰＣＢ） ２ に、該プリント板 （ＰＣＢ） ２
内の論理回路が動作することができる電源（Ｖ，Ｇ）
が投入された後、該プリント板の上記接続判定用端子■
〜■の電位が該バックパネル（ＢＰ） １ の上記接続
判定用ピン■， ■， ■， ■の電位と同一になるこ
とで、上記論理回路 ２０の出力が論理“０”となり、
その結果として、上記リセット回路 ２１ からのリセ
ット信号Ｒの出力を抑止するようにして、該プリント板
（ＰＣＢ） ２ がバックパネル（ＢＰ）１ に挿入
される途上においては、リセット信号Ｒを出力し続けて
、該バックパネル（ＢＰ）１ に接続されている他のプ
リント板 （ＰＣＢ） ２ が誤動作するのを抑止する
ようにしたものである。
【０００９】従って、本発明によれば、バックパネル（
ＢＰ）１ 側のピンの特定のピンを短くするといった構
造上の制約を設けることなく、安定に、該プリント板
（ＰＣＢ） ２ の活性挿入を行うことができる効果が
ある。
ＢＰ）１ 側のピンの特定のピンを短くするといった構
造上の制約を設けることなく、安定に、該プリント板
（ＰＣＢ） ２ の活性挿入を行うことができる効果が
ある。
【００１０】
【実施例】以下本発明の実施例を図面によって詳述する
。図１は本発明の一実施例を示した図である。
。図１は本発明の一実施例を示した図である。
【００１１】本発明においては、プリント板（ＰＣＢ）
２ の活性挿入を可能にする接続保証方式において、
プリント板（ＰＣＢ） ２ のコネクタの、単一， 或
いは、複数の端子■〜に、接続判定用信号を割付けると
共に、該接続判定用信号に基づいて、該プリント板がバ
ックパネル（ＢＰ） １に挿入されたか否かを判定する
論理回路 ２０ と， リセット回路 ２１ とを設け
て、該プリント板（ＰＣＢ） ２ の接続判定用端子■
〜に対応するバックパネル（ＢＰ）ピンに、あるパター
ンをもって、例えば、地気（ＧＮＤ） ／電源（Ｖｃｃ
） を接続し、該プリント板（ＰＣＢ） ２ を該バッ
クパネル（ＢＰ） １に挿入する過程において、該プリ
ント板（ＰＣＢ） ２ に電源が投入され、該プリント
板（ＰＣＢ） ２ の上記接続判定用端子■〜の電位が
該バックパネル（ＢＰ） １の上記接続判定用信号ピン
の電位と同一になるまで、該プリント板（ＰＣＢ） ２
の上記接続判定用端子■〜に接続された論理回路 ２
０，２１ で、接続未を判定し、該プリント板（ＰＣ
Ｂ） ２ 内にリセット信号Ｒを出力し続ける手段が本
発明を実施するのに必要な手段である。尚、全図を通し
て同じ符号は同じ対象物を示している。
２ の活性挿入を可能にする接続保証方式において、
プリント板（ＰＣＢ） ２ のコネクタの、単一， 或
いは、複数の端子■〜に、接続判定用信号を割付けると
共に、該接続判定用信号に基づいて、該プリント板がバ
ックパネル（ＢＰ） １に挿入されたか否かを判定する
論理回路 ２０ と， リセット回路 ２１ とを設け
て、該プリント板（ＰＣＢ） ２ の接続判定用端子■
〜に対応するバックパネル（ＢＰ）ピンに、あるパター
ンをもって、例えば、地気（ＧＮＤ） ／電源（Ｖｃｃ
） を接続し、該プリント板（ＰＣＢ） ２ を該バッ
クパネル（ＢＰ） １に挿入する過程において、該プリ
ント板（ＰＣＢ） ２ に電源が投入され、該プリント
板（ＰＣＢ） ２ の上記接続判定用端子■〜の電位が
該バックパネル（ＢＰ） １の上記接続判定用信号ピン
の電位と同一になるまで、該プリント板（ＰＣＢ） ２
の上記接続判定用端子■〜に接続された論理回路 ２
０，２１ で、接続未を判定し、該プリント板（ＰＣ
Ｂ） ２ 内にリセット信号Ｒを出力し続ける手段が本
発明を実施するのに必要な手段である。尚、全図を通し
て同じ符号は同じ対象物を示している。
【００１２】以下、図１によって、本発明のプリント板
接続保証方式を説明する。図１は、本発明の一実施例を
示しており、システムにおける複数のプリント板 （以
下、ＰＣＢという） ２ 中の１枚が、バックパネル
（以下、ＢＰとうい） １ に活性挿入されるところを
示している。
接続保証方式を説明する。図１は、本発明の一実施例を
示しており、システムにおける複数のプリント板 （以
下、ＰＣＢという） ２ 中の１枚が、バックパネル
（以下、ＢＰとうい） １ に活性挿入されるところを
示している。
【００１３】ＢＰ １は、例えば、活性挿抜用電源ピン
Ｖ，活性挿抜用ＧＮＤピンＧ， 信号用ＢＰピン■，信
号判定用ＢＰピン−ＧＮＤ■， ■， 接続判定用ＢＰ
ピン−電源■， ■を有する。
Ｖ，活性挿抜用ＧＮＤピンＧ， 信号用ＢＰピン■，信
号判定用ＢＰピン−ＧＮＤ■， ■， 接続判定用ＢＰ
ピン−電源■， ■を有する。
【００１４】該活性挿抜用電源ピンＶ，活性挿抜用ＧＮ
ＤピンＧは、通常、他の信号用ＢＰピン■とは異なる構
造になっていて、該信号用ＢＰピン■が接続される前に
、ＰＣＢ ２に接続され、ＰＣＢ ２内の電源電圧を論
理素子が正常動作可能なレベルに確定する役割を持つ。 ＰＣＢ ２がＰＣＢ ２内の電源電圧確定済（即ち、上
記活性挿抜用電源ピンＶ，活性挿抜用ＧＮＤピンＧ接続
済）で、且つ、一般信号用ＢＰピン■，接続判定用ＢＰ
ピン−ＧＮＤ■，接続判定用ＢＰピン−電源■が非接続
の状態では、接続判定用信号Ａ■は、例えば、抵抗 ２
２ によりプルアップされているので、ＨＩＧＨ−ＬＥ
ＶＥＬになる。同様に、接続判定用信号Ｂ■は、プルダ
ウン抵抗２３ によりＬＯＷ−ＬＥＶＥＬ になってい
る。
ＤピンＧは、通常、他の信号用ＢＰピン■とは異なる構
造になっていて、該信号用ＢＰピン■が接続される前に
、ＰＣＢ ２に接続され、ＰＣＢ ２内の電源電圧を論
理素子が正常動作可能なレベルに確定する役割を持つ。 ＰＣＢ ２がＰＣＢ ２内の電源電圧確定済（即ち、上
記活性挿抜用電源ピンＶ，活性挿抜用ＧＮＤピンＧ接続
済）で、且つ、一般信号用ＢＰピン■，接続判定用ＢＰ
ピン−ＧＮＤ■，接続判定用ＢＰピン−電源■が非接続
の状態では、接続判定用信号Ａ■は、例えば、抵抗 ２
２ によりプルアップされているので、ＨＩＧＨ−ＬＥ
ＶＥＬになる。同様に、接続判定用信号Ｂ■は、プルダ
ウン抵抗２３ によりＬＯＷ−ＬＥＶＥＬ になってい
る。
【００１５】この状態では、接続判定用ＢＰピン−ＧＮ
Ｄ■，接続判定用ＢＰピン−電源■のパターン （具体
的には、電位パターン） とは一致していない。従って
、該ＰＣＢ ２内に設けられている接続判定回路 ２０
は、その入力が接続判定用ＢＰピン−ＧＮＤ■，接続
判定用ＢＰピン−電源■のパターンと一致していない時
には、非接続状態、即ち、論理積がとれないので、論理
レベル“１”を出力し、リセット回路 ２１ を駆動し
てＰＣＢ ２内にリセット信号Ｒを出力し、該ＰＣＢ
２内にリセットをかけ続けるように動作する。
Ｄ■，接続判定用ＢＰピン−電源■のパターン （具体
的には、電位パターン） とは一致していない。従って
、該ＰＣＢ ２内に設けられている接続判定回路 ２０
は、その入力が接続判定用ＢＰピン−ＧＮＤ■，接続
判定用ＢＰピン−電源■のパターンと一致していない時
には、非接続状態、即ち、論理積がとれないので、論理
レベル“１”を出力し、リセット回路 ２１ を駆動し
てＰＣＢ ２内にリセット信号Ｒを出力し、該ＰＣＢ
２内にリセットをかけ続けるように動作する。
【００１６】ＰＣＢ ２を更に挿入し、一般信号用ＢＰ
ピン■の接続と同時に、接続判定用ＢＰピン−ＧＮＤ■
，接続判定用ＢＰピン−電源■も、ＰＣＢ ２の対応す
るコネクタに接続されると、接続判定用信号Ａ■はＬＯ
Ｗ−ＬＥＶＥＬ（ＧＮＤ）， 接続判定用信号Ｂ■はＨ
ＩＧＨ−ＬＥＶＥＬ（Ｖｃｃ） になり、接続判定用Ｂ
Ｐピン−ＧＮＤ■，接続判定用ＢＰピン−電源■のパタ
ーンと一致し、上記接続判定回路 ２０ は論理“０”
を出力して、リセット回路 ２１ に対して、リセット
信号Ｒの出力を抑止する。
ピン■の接続と同時に、接続判定用ＢＰピン−ＧＮＤ■
，接続判定用ＢＰピン−電源■も、ＰＣＢ ２の対応す
るコネクタに接続されると、接続判定用信号Ａ■はＬＯ
Ｗ−ＬＥＶＥＬ（ＧＮＤ）， 接続判定用信号Ｂ■はＨ
ＩＧＨ−ＬＥＶＥＬ（Ｖｃｃ） になり、接続判定用Ｂ
Ｐピン−ＧＮＤ■，接続判定用ＢＰピン−電源■のパタ
ーンと一致し、上記接続判定回路 ２０ は論理“０”
を出力して、リセット回路 ２１ に対して、リセット
信号Ｒの出力を抑止する。
【００１７】上記の実施例においては、ＰＣＢ ２の各
コネクタ当たり２本の接続判定用信号を割付けた例で説
明したが、原理的には一本でもよく、逆に割付る本数を
多くすれば、より信頼性は高くなることは明らかである
。
コネクタ当たり２本の接続判定用信号を割付けた例で説
明したが、原理的には一本でもよく、逆に割付る本数を
多くすれば、より信頼性は高くなることは明らかである
。
【００１８】又、上記の実施例においては、上記接続判
定用端子■〜にプルアップ／プルダウン抵抗 ２２，２
３を接続する例で説明したが、このプルアップ／プルダ
ウン抵抗 ２２，２３は、上記ＰＣＢ ２がＢＰ １に
接続されていな状態での、上記接続判定回路 ２０ の
入力の論理レベルを明確に規定するためものであり、必
ずしも、必要なものではないことはいうまでもないこと
である。
定用端子■〜にプルアップ／プルダウン抵抗 ２２，２
３を接続する例で説明したが、このプルアップ／プルダ
ウン抵抗 ２２，２３は、上記ＰＣＢ ２がＢＰ １に
接続されていな状態での、上記接続判定回路 ２０ の
入力の論理レベルを明確に規定するためものであり、必
ずしも、必要なものではないことはいうまでもないこと
である。
【００１９】
【発明の効果】以上、詳細に説明したように、本発明の
プリント板接続保証方式は、プリント板（ＰＣＢ） ２
の活性挿入を可能にする接続保証方式において、プリ
ント板（ＰＣＢ） ２のコネクタの、単一， 或いは、
複数の端子■〜に、接続判定用信号を割付けると共に、
該接続判定用信号に基づいて、該プリント板がバックパ
ネル（ＢＰ）に挿入されたか否かを判定する機構、例え
ば、論理回路 ２０ と， リセット回路 ２１ とを
設けて、該プリント板（ＰＣＢ） ２ の接続判定用端
子■〜に対応するバックパネル（ＢＰ）ピンに、あるパ
ターンをもって、例えば、地気（ＧＮＤ） ／電源（Ｖ
ｃｃ） を接続し、該プリント板（ＰＣＢ） ２ を該
バックパネル（ＢＰ） １に挿入する過程において、該
プリント板（ＰＣＢ） ２ に電源が投入され、該プリ
ント板（ＰＣＢ） ２ の上記接続判定用端子■〜の電
位が該バックパネル（ＢＰ） １の上記接続判定用ピン
の電位と同一になるまで、該プリント板（ＰＣＢ） ２
の上記接続判定用端子■〜に接続された論理回路 ２
１ で、接続未を判定し、該プリント板（ＰＣＢ） ２
内にリセット信号Ｒを出力し続けることで、プリント
板（ＰＣＢ） ２ 挿入時の誤動作を防止するようにし
たものであるので、バックパネル（ＢＰ） １の信号ピ
ンの一部を短くすることなく、活性挿入時のプリント板
（ＰＣＢ） の接続保証を安定に行うことができる効果
がある。
プリント板接続保証方式は、プリント板（ＰＣＢ） ２
の活性挿入を可能にする接続保証方式において、プリ
ント板（ＰＣＢ） ２のコネクタの、単一， 或いは、
複数の端子■〜に、接続判定用信号を割付けると共に、
該接続判定用信号に基づいて、該プリント板がバックパ
ネル（ＢＰ）に挿入されたか否かを判定する機構、例え
ば、論理回路 ２０ と， リセット回路 ２１ とを
設けて、該プリント板（ＰＣＢ） ２ の接続判定用端
子■〜に対応するバックパネル（ＢＰ）ピンに、あるパ
ターンをもって、例えば、地気（ＧＮＤ） ／電源（Ｖ
ｃｃ） を接続し、該プリント板（ＰＣＢ） ２ を該
バックパネル（ＢＰ） １に挿入する過程において、該
プリント板（ＰＣＢ） ２ に電源が投入され、該プリ
ント板（ＰＣＢ） ２ の上記接続判定用端子■〜の電
位が該バックパネル（ＢＰ） １の上記接続判定用ピン
の電位と同一になるまで、該プリント板（ＰＣＢ） ２
の上記接続判定用端子■〜に接続された論理回路 ２
１ で、接続未を判定し、該プリント板（ＰＣＢ） ２
内にリセット信号Ｒを出力し続けることで、プリント
板（ＰＣＢ） ２ 挿入時の誤動作を防止するようにし
たものであるので、バックパネル（ＢＰ） １の信号ピ
ンの一部を短くすることなく、活性挿入時のプリント板
（ＰＣＢ） の接続保証を安定に行うことができる効果
がある。
【図１】本発明の一実施例を示した図
【図２】従来のプリント板接続保証方式を説明する図
１ バックパネル（ＢＰ）
２ プリント板（ＰＣＢ） ２０ 接続判定回路， 又は、論理回路２１
リセット回路 ２２，２３ 抵抗 ■■ 接続判定用信号端子，又は、接続判定用信号Ａ
■■ 接続判定用信号端子，又は、接続判定用信号Ｂ
■ 信号用ＢＰピン ■■ 接続判定用ＢＰピン−ＧＮＤ ■■ 接続判定用ＢＰピン−電源 Ｖ 活性挿抜用電源ピン Ｇ
活性挿抜用ＧＮＤピン Ｒ リセット信号
２ プリント板（ＰＣＢ） ２０ 接続判定回路， 又は、論理回路２１
リセット回路 ２２，２３ 抵抗 ■■ 接続判定用信号端子，又は、接続判定用信号Ａ
■■ 接続判定用信号端子，又は、接続判定用信号Ｂ
■ 信号用ＢＰピン ■■ 接続判定用ＢＰピン−ＧＮＤ ■■ 接続判定用ＢＰピン−電源 Ｖ 活性挿抜用電源ピン Ｇ
活性挿抜用ＧＮＤピン Ｒ リセット信号
Claims (2)
- 【請求項１】システムが、複数のプリント板（ＰＣＢ）
（２）と，それらを結合するバックパネル（ＢＰ）（１
）より構成され、上記システムの電源が“オン”の状態
で、上記プリント板（ＰＣＢ）（２）の挿入（活性挿入
）を行うシステムにおいて、上記プリント板（ＰＣＢ）
（２）のコネクタの、単一，或いは、複数の端子 （■
〜） に、接続判定用信号を割付けると共に、該接続判
定用信号に基づいて該プリント板（ＰＣＢ）（１）がバ
ックパネル（ＢＰ）（１）に接続されたことを判定する
接続判定機構（２０，２１） を設けて、該プリント板
（ＰＣＢ）（２）の、上記接続判定用端子 （■〜）
に対応する接続判定用のバックパネル（ＢＰ）（１）ピ
ンに、あるパターンをもって、高レベル／低レベルの電
源を接続し、該プリント板 （ＰＣＢ）（２）を該バッ
クパネル（ＢＰ）（１）に挿入する過程において、該プ
リント板 （ＰＣＢ）（２）に電源（Ｖ，Ｇ）が投入さ
れ、該プリント板の上記接続判定用端子 （■〜）の電
位が該バックパネル（ＢＰ）（１）の上記接続判定用ピ
ンの電位と同一になるまで、該プリント板 （ＰＣＢ）
（２）の上記接続判定用端子（■〜） に接続された接
続判定機構（２０，２１） で、該プリント板内にリセ
ット信号（Ｒ） を出力するように構成したことを特徴
とするプリント板接続保証方式。 - 【請求項２】上記プリント板接続保証方式において、上
記プリント板（ＰＣＢ）（２）の接続判定用端子 （■
〜） の信号レベルが、上記バックパネル（ＢＰ）（１
）の接続判定用のバックパネル（ＢＰ）ピンに接続され
ている上記ある電位パターンと逆の極性になるように、
上記プリント板 （ＰＣＢ）（２）内で、抵抗（２２，
２３） を用いてプルアップ／プルダウンして上記接続
判定用信号を生成して、上記プリント板 （ＰＣＢ）（
２）と、上記バックパネル （ＢＰ）（１）が非接続状
態であることを、上記接続判定機構（２０，２１） で
明示的に判定することを特徴とする請求項１に記載のプ
リント板接続保証方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117791A JPH04344911A (ja) | 1991-05-23 | 1991-05-23 | プリント板の接続保証回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117791A JPH04344911A (ja) | 1991-05-23 | 1991-05-23 | プリント板の接続保証回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04344911A true JPH04344911A (ja) | 1992-12-01 |
Family
ID=14720389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3117791A Pending JPH04344911A (ja) | 1991-05-23 | 1991-05-23 | プリント板の接続保証回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04344911A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286496A (ja) * | 1988-05-13 | 1989-11-17 | Hitachi Ltd | プリント回路板 |
-
1991
- 1991-05-23 JP JP3117791A patent/JPH04344911A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286496A (ja) * | 1988-05-13 | 1989-11-17 | Hitachi Ltd | プリント回路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210855A (en) | System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices | |
| JP3418128B2 (ja) | Ｕｓｂシステム用のｅｍｓエンハンスメント回路 | |
| US6189058B1 (en) | Crossbar connect switch mechanism for hot plugability | |
| US20040073834A1 (en) | System and method for expanding the management redundancy of computer systems | |
| JPH03187169A (ja) | Ｉｃカードの接続装置 | |
| EP0241905A2 (en) | Circuit board for on-line insertion in computer system | |
| EP0402055A2 (en) | Method and apparatus for a rapid interconnection to a computer bus | |
| US5297261A (en) | Multiprocessor system with power-on reset function | |
| US6678776B2 (en) | System for a card proxy link architecture | |
| JPH04344911A (ja) | プリント板の接続保証回路 | |
| US5120989A (en) | Simplified clock distribution in electronic systems | |
| JPS5875239A (ja) | 端末装置接続方式 | |
| US7711869B1 (en) | Method for communicating plural signals generated at a source to a remote destination through a single wire | |
| JP3110125B2 (ja) | 活線挿抜制御方式 | |
| US20190163243A1 (en) | Blade server | |
| KR100677198B1 (ko) | 디지털 티브이의 이더넷 장치 | |
| JPH10177080A (ja) | 回路基板構造 | |
| JPH04194672A (ja) | プリント基板の誤接続検出装置 | |
| US5289586A (en) | Digital information transmission apparatus and method of driving information transmission bus system thereof | |
| JPH02214914A (ja) | 交換モジュールリセット方式 | |
| JPH08256191A (ja) | データ処理装置 | |
| JPH02297616A (ja) | 活性保守プリント板のリセット方式 | |
| JP2833009B2 (ja) | 共通バスの終端抵抗の実装方式およびバス拡張方式 | |
| JP2967641B2 (ja) | 単位基板実装状態確認回路 | |
| KR0120222Y1 (ko) | 전자렌지의 콘넥터 결선 체크회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980818 |