JPH03187169A

JPH03187169A - Ｉｃカードの接続装置

Info

Publication number: JPH03187169A
Application number: JP1325229A
Authority: JP
Inventors: Yasushi Suzuki; 恭鈴木; Nobuaki Takahachi; 高蜂　宣明; Koji Kakimoto; 浩二柿本; Masaaki Saito; 正明斎藤; Toru Iwano; 岩野　徹
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1989-12-15
Filing date: 1989-12-15
Publication date: 1991-08-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明はパーソナルコンピュータ等に用いられるＩＣ
カードの接続装置に係り、更に詳しくはＩＣカードの抜
き差しに際し、メモリ素子の誤動作やデータ破壊等を防
止するＩＣカードの接続装置に関するものである。

［従　来　例］近年、ＬＳＩ技術の進歩により、磁気カードに代わるＩ
Ｃカードが提案されている。このＩＣカードとしてはＣ
ＰＵを内蔵したものと、メモリ素子だけを内蔵したメモ
リ・カードとがある。

このようなカードを用いるパーソナルコンピュータ等に
は、例えば第４図および第５図に示す１ｃカードの接続
装置が備えられている。

この同において、メモリ・カード１が抜き差しされる装
［２の本体側には、複数の端子３１，３□３２．・・・
、３ｎを有するコネクタ４が備えられており。

そのメモリ・カード１にはそれら複数の端子３．。

３２　ｔ　３２　＋・・・、３ｎと接続可能な複数の端
子５１，５□。

５□・・・、５ｎが備えられている。なお、電源系ライ
ンの端子３８，３□のリードは他の信号（制御系も含む
）系の端子３□、・・・、３ｎより長くなっており、ま
た図に示すように、それら電源系ラインの端子は複数対
であってもよい、また、電源系ラインの端子３．．３．
．５１．５．のり−ドは他の信号系ラインの端子３２．
・・・、３ｎ１５３ｔ・・・、５ｎより長くなっており
、メモリ・カード１の差し込みに際し、ＩＫ電源系ライ
ン最初に接続され、その後に信号系等のラインが接続さ
れ、またそのメモリ・カード１を抜くに際し、それら電
源系のラインが最後に断されるようになっている。

また、　ＩＣカードの接続装置としては＃ＩＷＸ系ライ
ンのアース端子を最長リードとしたものがあり。

メモリ・カードｌを差し込むに際してそのアースを最初
に接続し、そのメモリ・カードを抜くに際してそのアー
スを鮭後に断状態とし、メモリ・カード↓の保護がより
よく行なえるようにしている。

［発明が解決しようとする問題点］しかしながら、上記ＩＣカードの接続装置においては、
メモリ・カード１の抜き差しが１１ｔ源ＯＮのまま行わ
れることから、つまり電源系ラインの接。

断時においてはその抜き差し操作によってメモリ素子の
誤動作やデータ破壊等が生じることもある。

この発明は上記問題点に鑑みなされたもので、その目的
はメモリ・カードの抜き差しに際し、そのメモリ・カー
ドのメモリ素子の誤動作やデータ破壊等を確実に防止す
ることができるようにしたＩＣカードの接続装置を提供
することにある。

［問題点を解決するための手段］１−、記目的を達成するために、この発明は、ＩＣカー
ドにデータを書き込み、あるいは上記ＩＣカードのデー
タを読み出す装置本体側には上記ＩＣカードとの間にお
ける電源系および信号系等のラインを接続ｎ（能とする
複数の端子が備えられ、上記ＩＣカード側には１１記端
子と接続する複数の端子が備えられているＩＣカードの
接続装置において、上記装れ本体側には上記ＩＣカード
の抜き差しを検出する最短リードの検出用端子と、該検
出用端子からの信号により上記電源系および信号系等の
ラインを制御する制御回路とを設け、上記ＩＣカード側
には上記検出用端子と接続ｉＪ能な端子と該端子を介し
て当該ｌＣカードの抜き差し検出信号を出力する出力１
０１路とを設けたことを要旨とする。

［作　　用］１記構成としたので、メモリ・カードの抜き差しに際し
、装置本体側の最短リードの検出用端子とメモリ・カー
ドの端子とが接続されるとき、またそれら端子が断状態
にされるときには、電源がメモリ・カードに供給されな
くなっている。したがって、ＳｔＳ系ラインの接、断時
、つまり装置本体側の電源系ラインの端子とメモリ・カ
ードの端子との接、断時には電源がメモリ・カードに供
給されず、また信号系ラインの接、断時にも電源がメモ
リ・カードに供給されないため、上記メモリ・カードの
抜き差しに際し、メモリ素子の誤動作やデータ破壊等が
防止される。

［実　施　例］以ド、この発明の実施例を第１図乃至第３図に基づいて
説明する。なお、図中、第４図と同一部分および相当部
分には同一符号を付し重複説明する。

第１図乃至第３図において、装置２の本体側には、他の
何れの端子より最短リードの検出用端子６．７と、この
検出用端子６，７からの信号により電源系や信号系等の
内部ラインを制御する制御回路とが備えられており、メ
モリ・カード１側には、端子５１　ｔ　５　ｔ　ｌ・・
・、５ｎの他に上記検出用端子６，７と接続口Ｊ能な端
子８，９が設けられている。なお、既にあるメモリ・カ
ードにはプルアップ抵抗あるいはプルダウン抵抗を備え
たものがあるため、そのプルダウン抵抗を備えたメモリ
・カードを用いればよい。

また、第３図に示されているように、上記装置２の制御
回路には、検出用端子６，７を介した検出信号の論理和
を出力する２０Ｒ（オア）回路１０と。

この２０Ｒ回路ＩＯの入力端子に設けたプルアンプ抵抗
１１ａ、ｌｌｂと、電源系や信号系の内部ラインを接、
断状態にする接・断回路１２とが備えられている。接・
断回路１２には、上記２０に１μ；路１ｏからの信号に
より、ＯＮ　、　０［’下するｐｎｐ型トラジスタ１２
ａと。

このＯＮにより上記電源と端子３１との間を接続状態と
するｎｐｎ型トランジスタ１２ｂと、ツェナーダイオー
ド（例えば５．５ＶＨ２ｃとによる構成の回路と、信号
系のラインを接続し、遮断するスリーステートバッファ
ｔｕｔ路１２ｄおよびバッファ回路１２ｅとが備えられ
ている。なお、端子３１はアースに接続されており、メ
モリ・カード１からの信号を入力するバッファ回＄　１
２　ｅはラインを断制御する必要がない、また１図示し
ないが、上記メモリ・カード１および装置２本体側には
、その他種々記憶回路（メモリ素子）や制御回路（Ｃ）
’Ｕ）等が備えられている。

次に上記構成のＩＣカードの接ｈ′Ａ装への動作を説明
する。

まず、装れ２にメモリ・カード１を差し込むと、最初に
信号系ラインの端子３　ｆｆ　Ｉ　３４　ｔ・・・、３
ｎと端子５、．５．、・・・、５ｎとが接続される。こ
のとき、検出用端子６，７と端子８，９との間が断状態
であることから、２０　Ｒ回路ｌＯの人力はプルアップ
抵抗１１゜１２により“Ｈ”レベルになり、その出力は
“Ｈ”レベルとされる。すると、スリーステートバッフ
ァ回路１２ｃの出力が高インピーダンスにされるため、
信号ラインは遮断状態ということになる。また。

ｎｐｎ型トランジスタ１２ａがＯＮにされるため、端子
３□には電源が印加されず、メモリ・カード１にはその
電源が供給されることがない。

さらに、上記メモリ・カード１の差し込み動作が続けら
れると、電源系ラインの端子３１，３．と端子５１，５
□とが接続されるが、検出用端子６，７と端子８，９と
の間がまだ断状態である。そのため、上記したように、
スリーステートバッファ回路１２ｄの出力が高インピー
ダンスのままであり。

またｎｐｎ型トランジスタ１２ａがＯＮのままであるた
め、メモリ・カード１にはその電源が供給されない。

さらに、上記メモリ・カード１の差し込み動作が続けら
れ、例えばそのメモリ・カード１がコネクタ４に確実に
装填されると、全ての端子３８，３ａ　ｓ　３３ｔ　３
４　ｔ・・・、３ｎ、６，７と端子５．．５２，５□５
□・・・、５ｎ、８．９とが接続され、つまり検出用端
子６゜７と端子８，９との間も接続されるため、２ＯＲ
回路１０の人力が“Ｌ”レベルになり、その出力はＬ　
ＩＴレベルとなる。これにより、　ｎｐｎ型トランジス
タ１２ｂがＯＦＦ　Ｌ／　、　ｎｐｎ型トランジスタ１
２ｂがＯＮとなりなり、メモリ・カード１には電源が供
給される。

また、スリーステートバッファ回路１２ｄのフローティ
ング状態が解除されるため、装置２本体側とメモリ・カ
ード１との間では信号授受が可能になる。

このように、メモリ・カード１を差し込むに際し、その
メモリ・カード１が中途半端であるとき、つまり電源系
ラインの端子３１と端子５１とが接続するときには′Ｉ
＃を源がメモリ・カード１に供給されず、最短リードの
検出用端子６，７と端子８，９との間が接続されたとき
、つまりメモリ・カード１が確実に差し込まれたときに
電源がメモリ・カード１に供給されるので、メモリ素子
の誤動作やデータ破壊が生じることもない。

一方、装［２本体側からメモリ・カード１を抜く揚台に
は、最初に検出用端子６，７と端子８，９との間が断状
態にされる。すると、２０Ｒ回路１０の入力はプルアッ
プ抵抗１１ａ、ｌｌｂにより“Ｈ”レベルになるため、
その出力は“Ｈ”レベルにされる。

すると、スリーステートバッファ回路１２ｄの出力が高
インピーダンスにされ、ｎｐｎ型トランジスタ１２ｂが
ＯＮ状態となるため、メモリ・カード１には電源が供給
されなくなり、そのメモリ・カード１は不動作状態にさ
れる。

このように、電源系ラインの端子３１，３．と端子５１
，５．との間が断状態になる前に、メモリ・カード１に
は電源が供給されなくなり、またデータ。

アドレスや制御等の信号系ラインが断状態になるため、
上記同様に、メモリ素子の誤動作やデータの破壊が生じ
ることもない。

［発明の効果］以上説明したように、この発明のＩＣカードの接続装置
によれば、システム装置側には、メモリ・カードの抜き
差しを検出する最短リードの検出用端子と、この検出用
端子からの信号によりメモリ・カードに対する電源の供
給、遮断および信号の入力、遮断を制御する制御回路と
を設け、メモリ・カードには、上記検出用端子と接続可
能な端子と、この端子を介して上記抜き差し検出用信号
を出力する出力回路とを設けたので、メモリ・カードの
抜き差しに際し、電源系ラインの端子と端子との接、断
状態のとき、信号系ラインの接、断状態のときには電源
がメモリ・カードに供給されないことから、メモリ素子
の誤動作や破壊を防止することができる。

【図面の簡単な説明】

第ｉ図および第２図はこの発明の一実施例を示すＩＣカ
ードの接続装置の概略的部分ブロック図および側面図、
第３図は上記ｉＣカードの接続装置の制御回路の概略的
ブロック図、第４図および第５図は従来のＩＣカードの
接続装置の概略的部分ブロックｖ４および側面図である
。図中、ｌはメモリ・カード、２は装置＋３ｔｔ３ｉｔ３
　ｚ　ｒ　３４　ｅ　”’　＊　３　ｎ　ｇ　６　ｐ　
７は端子（装ｒ７２本体側）、４はコネクタ、５．．５
２，５３，５□・・・、５ｎ、８．９は端子（メモリ・
カード１側の）、１０は２０Ｒ（オア）回路、ｌｌａ、
ｌｌｂはゾルアップ抵抗、１２は接・断回路、１２ａ　
、１２ｂはｎｐｎ型トランジスタ、１２ｃはツェナーダ
イオード、１２ｄはスリーステートバッファ回路。１２ｅはバッファＩｐｌ路である。

Claims

【特許請求の範囲】

（１）ＩＣカードにデータを書き込み、あるいは前記Ｉ
Ｃカードのデータを読み出す装置本体側には前記ＩＣカ
ードとの間における電源系および信号系等のラインを接
続可能とする複数の端子が備えられ、前記ＩＣカード側
には前記端子と接続する複数の端子が備えられているＩ
Ｃカードの接続装置において、前記装置本体側には前記
ＩＣカードの抜き差しを検出する最短リードの検出用端
子と、該検出用端子からの信号により前記電源系および
信号系等のラインを制御する制御回路とを設け、前記Ｉ
Ｃカード側には前記検出用端子と接続可能な端子と該端
子を介して当該ＩＣカードの抜き差し検出信号を出力す
る出力回路とを設けたことを特徴とするＩＣカードの接
続装置。
（２）前記ＩＣカードの出力回路はプルダウン抵抗によ
り“Ｌ”レベル信号を出力する請求項（１）記載のＩＣ
カードの接続装置。