JPH04345201A - 非可逆回路素子用中心導体及び非可逆回路素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アイソレータまたはサ
ーキュレータとして使用される集中定数型非可逆回路素
子用中心導体に関し、３つのストリップ導体の組を複数
備え、各組は電気絶縁層を介して積層し、電気的に互い
に並列に接続することにより、ストリップ導体の平面占
有面積の増大及び大型化を招くことなく、ストリップ導
体のインダクタンス成分及び直流抵抗値を低下させ、高
周波特性に優れた非可逆回路素子用中心導体及び非可逆
回路素子を提供できるようにしたものである。

【０００２】

【従来の技術】この種の非可逆回路素子の従来技術とし
ては、例えば実開昭６２ー１２７１０７号、実開昭５６
ー２６０３号及び実開平２ー２３１０４号公報記載のも
のが知られている。その一般的な構成は、一枚の基板上
に設けられた非可逆回路素子用中心導体の両側に、ガー
ネットまたはフェライト等の磁性体を配置し、更にその
外側に永久磁石を配置し、直流磁界を垂直に印加するよ
うになっている。非可逆回路素子用中心導体は、一枚の
基板上で互いに１２０度の角度で交叉するよう配置され
た３つのストリップ導体を含んでいる。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
非可逆回路素子には次のような問題点があった。 （Ａ）この種の非可逆回路素子の周波数領域は、１．５
ＧＨｚから例えば２．４ＧＨｚのような高周波領域に移
行しつつある。このため、一枚の基板上に３つのストリ
ップ導体を形成した従来の中心導体では、使用高周波領
域におけるインダクタンス成分が大きくなり、特性が悪
化する。 （Ｂ）非可逆回路素子は自動車電話やコードレス電話用
としての重要な用途があり、その小型化は極めて重要な
事項である。小型化を図る手段として、従来は、ストリ
ップ導体間の間隔を狭くしたり、或いはストリップ導体
の幅を狭くする等の手段をとっていた。ところがストリ
ップ導体間の間隔は、沿面距離を確保するのに必要な寸
法以下には小さくできない。一方、ストリップ導体の幅
を小さくすると、２．４ＧＨｚ等のような高周波領域に
おいて、インダクタンス成分及び直流抵抗値が益々増大
し、満足できる特性が得られにくくなる。このため、小
型化を図りながら、高周波特性を向上させることが困難
であった。

【０００４】そこで、本発明の課題は、上述する従来の
問題点を解決し、大型化を招くことなく、ストリップ導
体のインダクタンス成分及び直流抵抗値を低下させ、高
周波特性に優れた非可逆回路素子用中心導体及び非可逆
回路素子を提供することである。

【０００５】

【課題を解決するための手段】上述した課題解決のため
、本発明は、互いに約１２０度の角度で交叉する３つの
ストリップ導体を有する非可逆回路素子用中心導体であ
って、前記３つのストリップ導体は、複数組備えられて
おり、各組は電気絶縁層を介して積層され、電気的に互
いに並列に接続されていることを特徴とする。

【０００６】

【作用】３つのストリップ導体は、複数組備えられてお
り、各組は電気絶縁層を介して積層され、電気的に互い
に並列に接続されているから、ストリップ導体の平面占
有面積の増大及び大型化を招くことなく、ストリップ導
体のインダクタンス成分及び直流抵抗値を低下させ、高
周波特性を向上させることができる。

【０００７】

【実施例】図１は本発明に係る非可逆回路素子用中心導
体の正面図、図２は同じくその平面図、図３は図１のＡ
１ーＡ１線上における断面図、図４は図１のＡ２ーＡ２
線上における断面図である。図において、１は第１のス
トリップ導体組、２は第２のストリップ導体組、３は絶
縁層、４１〜４６は貫通導体、５１〜５６は貫通導体、
６１〜６４は外部接続端子取付用孔として兼用される貫
通導体、７１〜７３は貫通孔である。第１のストリップ
導体組１は、絶縁基板１００に互いに約１２０度の角度
で交叉する３つのストリップ導体１１０〜１３０を設け
て構成されている。第２のストリップ導体組２も、第１
のストリップ導体組１と全く同様に、絶縁基板２００の
上に、互いに約１２０度の角度で交叉する３つのストリ
ップ導体２１０〜２３０を設けた構成となっている。図
示では、第１のストリップ導体組１及び第２のストリッ
プ導体組２の２組の組合せ例を示しているが、より多く
の組合せが可能である。

【０００８】第１のストリップ導体組１を構成するスト
リップ導体１１０〜１３０及び第２のストリップ導体組
２を構成するストリップ導体２１０〜２３０は、絶縁層
３を介して積層され、電気的に互いに並列に接続されて
いる。従って、中心導体全体として、ストリップ導体１
１０とストリップ導体２１０、ストリップ導体１２０と
ストリップ導体２２０、及び、ストリップ導体１３０と
ストリップ導体２３０とを互いに電気的に並列に接続し
た回路構成となる。このため、中心導体を構成するスト
リップ導体の断面積が、層数に比例して増大し、インダ
クタンス成分及び直流抵抗値が低下し、高周波特性が向
上する。

【０００９】しかも、ストリップ導体１１０〜１３０及
びストリップ導体２１０〜２３０は、絶縁層３を介して
積層されているから、厚みは少々増すものの、平面占有
面積は殆ど増大しない。もし、使用周波数が比較的低く
、インダクタンス成分及び直流抵抗値を低下させる必要
がないならば、ストリップ導体１１０〜１３０及びスト
リップ導体２１０〜２３０の導体幅またはストリップ導
体間の配置間隔を縮小できるから、小型化が可能になる
。

【００１０】ストリップ導体１１０〜１３０のそれぞれ
は、基板１００の表面及び裏面に２分割して配置し、分
割片１１１ー１１２、１２１ー１２２及び１３１ー１３
２ー１３２を貫通導体４１〜４６によって導通させてあ
る。例えば、ストリップ導体１１０に注目すると、基板
１００の表面側の分割片１１１と裏面側の分割片１１２
とに分割し、両分割片１１１ー１１２間を貫通導体４１
、４２によって導通させる。他のストリップ導体１２０
、１３０も同様であって、基板１００の表面側の分割片
１２１または１３１と裏面側の分割片１２２または１３
２とに分割して、これらを貫通導体４３、４４によって
接続し、ストリップ導体１３０の分割片１３１ー１３２
間を貫通導体４５、４６によって接続してある。

【００１１】ストリップ導体２１０〜２３０も、ストリ
ップ導体１１０〜１３０と同様に、基板２０の表面及び
裏面に２分割して配置し、分割片２１１ー２１２、２２
１ー２２２及び２３１ー２３２を貫通導体５１〜５６に
よって導通させてある。分割片２１２、２２２、２３２
は、図３と同様の配置パターンとなる。

【００１２】そして、ストリップ導体１１０とストリッ
プ導体２１０を貫通導体６１、６２によって導通接続し
、ストリップ導体１２０とストリップ導体２２０を貫通
導体６３によって接続し、ストリップ導体１３０とスト
リップ導体２３０を貫通導体６４によって導通接続して
ある。これにより、第１のストリップ導体組１と第２の
ストリップ導体組２とが、絶縁層３を介して、電気的に
並列に接続される。

【００１３】ストリップ導体１１０〜１３０及びストリ
ップ導体２１０〜２３０のそれぞれは、他のストリップ
導体における貫通導体のまわりに形成されているランド
と隣接する部分が、ランドに対して所定の間隔を保つよ
うに湾曲させた円弧状となっている。従って、ストリッ
プ導体１１０〜１３０及びストリップ導体２１０〜２３
０の全体配置を小型化しつつ、ランドと他のストリップ
導体との間に充分な沿面距離を確保できる。

【００１４】図５は本発明に係る非可逆回路素子用中心
導体の別の実施例を示す正面図、図６は同じくその平面
図または図５のＡ５ーＡ５線上における断面図、図７は
図５のＡ３ーＡ３線上またはＡ６ーＡ６線上における断
面図、図８は図５のＡ４ーＡ４線上またはＡ７ーＡ７線
における断面図である。この実施例では、ストリップ導
体毎に分離して基板上に形成し、この基板を順次に積層
した例を示している。まず、第１のストリップ導体組１
は、ストリップ導体１１０を形成した基板１０１（図６
参照）、ストリップ導体１２を形成した基板１０２（図
７参照）、及び、ストリップ導体１３０を形成した基板
１０３（図８参照）を、ストリップ導体１１０〜１３０
が互いに１２０度の角度で交叉するようにして順次積層
する。第２のストリップ導体組２も、ストリップ導体２
１を形成した基板２０１（図６参照）、ストリップ導体
２２を形成した基板２０２（図７参照）、及び、ストリ
ップ導体２３を形成した基板２０３（図８参照）を、ス
トリップ導体２１０〜２３０が互いに１２０度の角度で
交叉するようにして順次積層する。そして、第１のスト
リップ導体組１を構成する３つのストリップ導体１１０
〜１３０及び第２のストリップ導体組２を構成する３つ
のストリップ導体２１０〜２３０を、貫通導体６１〜６
４により、電気的に互いに並列に接続する。ストリップ
導体１１０〜１３０、２１０〜２３０は、これらを支持
する基板１０１〜１０３、２０１〜２０３を電気絶縁層
として積層される。

【００１５】図９は本発明に係る非可逆回路素子の分解
斜視図、図１０は同じくその組立状態での断面図である
。実施例はアイソレータとして用いられる非可逆回路素
子の例を示している。図において、８は積層体、９はシ
ールド導体、１０は回路基板、１１はマグネット、１２
は磁性体、１３はケース、１４は蓋、１５は図１〜図８
で説明した本発明に係る非可逆回路素子用中心導体、１
６１、１６２は外部接続用端子である。

【００１６】積層体８は、コンデンサ層８０１〜８０３
を積層して構成されており、積層方向の両面のそれぞれ
に接地用導体８１、８２を有している。コンデンサ層８
０１〜８０３の積層化に当って、接地用導体８１、８２
は、積層体８の積層方向に貫通する貫通導体８３によっ
て互いに導通させてある。積層体８は例えばガラス基材
フッ素樹脂銅張積層板によって構成できる。貫通導体８
３は、上述した積層板に予め設けられた貫通孔内にメッ
キを施すことによって形成できる。

【００１７】シールド導体９は薄い銅板等を用いて構成
されている。シールド導体９の周辺部には３つの突片９
１〜９３〜が立設されている。

【００１８】回路基板１０の中央部には、磁性体１２を
挿入配置する孔１８１が設けられており、また、その表
面には、導体パターン１８２〜１８５が設けられている
。回路基板１０はアルミナ基板または誘電体基板等によ
って構成されている。また、回路基板１０には中心導体
１５に含まれるストリップ導体の一つを終端する抵抗１
８９が設けられている。抵抗１８９は、通常、印刷抵抗
体によって構成される。抵抗１８９を設けずに、抵抗１
８９で終端していたストリップ導体を、新たに設けられ
た端子に接続することにより、サーキュレータを得るこ
とができる。

【００１９】組立に当っては、積層体８の一面側に設け
られた接地用導体８１をケース１の底面に接触させて接
地すると共に、他面側に設けられた接地用導体８２にシ
ールド導体９、回路基板１０、その孔１８１内に挿入し
た磁性体１２及び中心導体１５を、所定の位置関係で載
せる。シールド導体９の突片９１〜９３は回路基板１０
の孔１８１内を通り、中心導体１５に設けられた孔７１
〜７３を貫通して導出し、その先端部を中心導体１５上
で折曲げ固定する。

【００２０】中心導体１５は、図１〜図４で説明した構
造のもを用いている。従って、第１のストリップ導体組
１と第２のストリップ導体組２とが、絶縁層３を介して
、電気的に並列に接続され、大型化を招くことなく、ス
トリップ導体のインダクタンス成分及び直流抵抗値を低
下させ、高周波特性を向上させた非可逆回路素子を得る
ことができる。図示は省略するが、図５〜図８に示した
中心導体を用いてもよい。

【００２１】シールド導体９は、積層体８の表面に設け
られた接地用導体８２に接触して導通すると共に、接地
用導体８２から貫通導体８３を通して裏面側の接地用導
体８１に電気的に導通接続され、接地用導体８１を介し
て、ケース１３に接地される。このため、積層体８に孔
を設ける必要がなくなり、積層体８の面積を、コンデン
サ層８０１〜８０３における容量取得に最大限活用し、
小型化に対応できる。具体例として、従来、１５ｍｍ角
〜２０ｍｍ角が限界であったが、本実施例によれば、１
０ｍｍ角以下と、従来の占有面積の１／３以下まで縮小
することができた。

【００２２】図１１〜図１４は積層体８の積層構造を示
している。図１１は積層体８を表面側から見た平面図で
、ガラス基材フッ素樹脂等の誘電体基板等で構成された
誘電体層８４１の表面上に接地用導体８２を形成してあ
る。８５１〜８５３は誘電体層８９１を貫通導体する貫
通導体であり、貫通導体８３と同様に、メッキによって
形成できる。

【００２３】図１２は誘電体層８４１と誘電体層８４２
との間に位置するコンデンサ電極パターンを示している
。８６１〜８６３はコンデンサ電極である。コンデンサ
電極８６１〜８６３は、それぞれ、貫通導体８５１〜８
５３によって誘電体層８４１の表面側に導出（図１１参
照）されている。

【００２４】図１３は誘電体層８４２と誘電体層８４３
との間に位置するコンデンサ電極パターンを示す。８６
４〜８６６はコンデンサ電極である。コンデンサ電極８
６４はコンデンサ電極８５１と対向し、誘電体層８４２
を貫通導体する貫通導体８５２によってコンデンサ電極
８５２に導通接続されている。コンデンサ電極８６５は
コンデンサ電極８５２と対向し、誘電体層８４２を貫通
導体する貫通導体８５３によってコンデンサ電極８６３
と導通接続されている。コンデンサ電極８６６はコンデ
ンサ電極８６３と対向し、誘電体層８４２を貫通導体す
る貫通導体８５１によってコンデンサ電極８５１と導通
している。

【００２５】図１４は積層体８を裏面側から見た図で、
誘電体層８４３の裏面に形成された接地用導体８１が示
されている。

【００２６】図１５は図１１〜図１４に示した構造を有
する積層体８の電気的等価回路を示すために用いられた
展開図である。ａ、ｂ、ｃは貫通導体８５１、８５２及
び８５３によって形成される端子を示している。端子ａ
ーｂ間にコンデンサ電極８６１とコンデンサ電極８６４
とによる端子間容量Ｃ１１が形成され、端子ｂーＣ間に
コンデンサ電極８６２とコンデンサ電極８６５による端
子間容量Ｃ１２が形成され、端子ｃーａ間にコンデンサ
電極８６３とコンデンサ電極８６６とによる端子間容量
Ｃ１３が形成される。また、接地用導体８１、８２とコ
ンデンサ電極（８６１、８６６）、（８６２、８６４）
及び（８６３、８６５）との間に接地容量Ｃ０１、Ｃ０
２、Ｃ０３がそれぞれ形成される。

【００２７】図１６は図１１〜図１５に示した積層体を
用いたサーキュレータの回路図を示し、端子ａーｂ間に
端子間容量Ｃ１１を接続し、端子ｂーＣ間に端子間容量
Ｃ１２を接続し、端子ｃーａ間に端子間容量Ｃ１３を接
続すると共に、端子ａ、ｂ、ｃのそれぞれに接地容量Ｃ
０１、Ｃ０２、Ｃ０３をそれぞれ接続した回路が得られ
る。

【００２８】図１７〜図２１は積層体８の別の実施例を
示す図である。図において、図１１〜図１４と同一の参
照符号は同一性ある構成部分を示している。図１７は積
層体表面の平面図であり、誘電体層８４０の表面にコン
デンサ電極８７１〜８７３及び中継用電極８７４〜８７
６を有している。接地用導体８２は誘電体層８４０の表
面に形成されている。

【００２９】図１８は誘電体層８４０と誘電体層８４１
との間に位置するコンデンサ電極８７７〜８７９の配置
パターンを示している。コンデンサ電極８７７は誘電体
層８４０を介してコンデンサ電極８７１と対向すると共
に、誘電体層８４０を貫通導体する貫通導体８５１によ
って中継電極８７４に導通している。コンデンサ電極８
７８は誘電体層８４０を介してコンデンサ電極８７２と
対向すると共に、誘電体層８４０を貫通導体する貫通導
体８５２により中継電極８７５に導通している。コンデ
ンサ電極８７９は誘電体層８４０を介してコンデンサ電
極８７３と対向すると共に、誘電体層８４０を貫通導体
する貫通導体８５３によって中継電極８７６に導通して
いる。

【００３０】図１９〜図２１はコンデンサ電極８５１〜
８６６の配置パターンを示している。実質的に、図１２
〜図１４と同じであるので、説明は省略する。

【００３１】図２２は図１７〜図２１に示した積層体８
の電気的等価回路を示す展開図である。図において、図
１５と同一の参照符号は同一性ある構成部分を示し、端
子間容量Ｃ１１〜Ｃ１３及び接地容量Ｃ０１〜Ｃ０３の
他に、コンデンサ電極８７１ー８７４による直列容量Ｃ
２１、コンデンサ電極８７２ー８７５による直列容量Ｃ
２２、コンデンサ電極８７３ー８７６による直列容量Ｃ
２３を付加した回路構成となる。

【００３２】図２３は図１７〜図２２に示した積層体を
用いたサーキュレータの回路図を示している。端子ａ２
　ーｂ２　間に端子間容量Ｃ１１を接続し、端子ｂ２　
ーｃ２　間に端子間容量Ｃ１２を接続し、端子ｃ２　ー
ａ２　間に端子間容量Ｃ１３を接続すると共に、端子ａ
２　、ｂ２　、ｃ２　のそれぞれに接地容量Ｃ０１、Ｃ
０２、Ｃ０３をそれぞれ接続した回路に対し、コンデン
サ電極８７１ー８７４による直列容量Ｃ２１、コンデン
サ電極８７２ー８７５による直列容量Ｃ２２、コンデン
サ電極８７３ー８７６による直列容量Ｃ２３を付加した
回路構成が得られる。図示はされていないが、端子ａ１
、ｂ１　、ｃ１　に外付けのインダクタンスを付加する
こともできる。

【００３３】

【発明の効果】以上述べたように、本発明は、互いに約
１２０度の角度で交叉する３つのストリップ導体を有す
る非可逆回路素子用中心導体及びこの中心導体を有する
非可逆回路素子であって、３つのストリップ導体は、複
数組備えられており、各組は電気絶縁層を介して積層さ
れ、電気的に互いに並列に接続されているから、大型化
を招くことなく、ストリップ導体のインダクタンス成分
及び直流抵抗値を低下させ、高周波特性に優れた非可逆
回路素子用中心導体及び非可逆回路素子を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明に係る非可逆回路素子用中心導体の正面
図である。

【図２】本発明に係る非可逆回路素子用中心導体の平面
図である。

【図３】図１のＡ１ーＡ１線上における断面図である。

【図４】図１のＡ２ーＡ２線上における断面図である。

【図５】本発明に係る非可逆回路素子用中心導体の別の
実施例を示す正面図である。

【図６】図５に示した非可逆回路素子用中心導体の平面
図または図５のＡ５ーＡ５線上における断面図である。

【図７】図５のＡ３ーＡ３線上またはＡ６ーＡ６線上に
おける断面図である。

【図８】図５のＡ４ーＡ４線上またはＡ７ーＡ７線上に
おける断面図である。

【図９】本発明に係る非可逆回路素子の分解斜視図であ
る。

【図１０】本発明に係る非可逆回路素子の組立状態での
断面図である。

【図１１】本発明に係る非可逆回路素子に組込まれる積
層体を表面側から見た平面図である。

【図１２】本発明に係る非可逆回路素子に組込まれる積
層体のコンデンサ電極パターンを示す図である。

【図１３】本発明に係る非可逆回路素子に組込まれる積
層体のコンデンサ電極パターンを示す図である。

【図１４】本発明に係る非可逆回路素子に組込まれる積
層体を裏面側から見た図である。

【図１５】図１１〜図１４に示した積層体の電気的等価
回路を示すために用いられた展開図である。

【図１６】図１１〜図１５に示した積層体を用いたサー
キュレータの回路図を示す図である。

【図１７】本発明に係る非可逆回路素子に組込まれる積
層体の別の実施例を示す平面図である。

【図１８】図１７に示した積層体のコンデンサ電極の配
置パターンを示す図である。

【図１９】図１７に示した積層体のコンデンサ電極の配
置パターンを示す図である。

【図２０】図１７に示した積層体のコンデンサ電極の配
置パターンを示す図である。

【図２１】図１７に示した積層体のコンデンサ電極の配
置パターンを示す図である。

【図２２】図１７〜図２１に示した積層体の電気的等価
回路を示す展開図である。

【図２３】図１７〜図２２に示した積層体を用いたサー
キュレータの回路図である。

【符号の説明】

Claims (7)

【特許請求の範囲】
1. 【請求項１】　　互いに約１２０度の角度で交叉する３
   つのストリップ導体を有する非可逆回路素子用中心導体
   であって、前記３つのストリップ導体は、複数組備えら
   れており、各組は電気絶縁層を介して積層され、電気的
   に互いに並列に接続されていることを特徴とする非可逆
   回路素子用中心導体。
2. 【請求項２】　　各組は、前記ストリップ導体のそれぞ
   れが基板の表面及び裏面に２分割して配置され、前記分
   割片が貫通導体によって導通していることを特徴とする
   請求項１に記載の非可逆回路素子用中心導体。
3. 【請求項３】　　前記各組は、絶縁板を介して積層され
   、前記絶縁板に設けた貫通導体を通して互いに導通して
   いることを特徴とする請求項１または２に記載の非可逆
   回路素子用中心導体。
4. 【請求項４】　　各組の前記３つのストリップ導体は、
   各ストリップ導体毎に異なる基板に形成されて積層され
   ていることを特徴とする請求項１に記載の非可逆回路素
   子用中心導体。
5. 【請求項５】　　非可逆回路素子用中心導体と、前記非
   可逆回路素子用中心導体と対向するように配置された磁
   性体と、その外側に配置された永久磁石とを含む非可逆
   回路素子であって、前記非可逆回路素子用中心導体は、
   互いに約１２０度の角度で交叉する３つのストリップ導
   体を有し、前記３つのストリップ導体が複数組備えられ
   、各組が電気絶縁層を介して積層され電気的に互いに並
   列に接続されていることを特徴とする非可逆回路素子。
6. 【請求項６】　　前記ストリップ導体の各端子に接続さ
   れるコンデンサを有しており、前記コンデンサは、複数
   のコンデンサ層の積層体として構成され、前記積層体が
   積層方向の両面のそれぞれに接地用導体を有し、前記接
   地用導体が積層方向に貫通する貫通導体によって互いに
   導通していることを特徴とする請求項５に記載の非可逆
   回路素子。
7. 【請求項７】　　前記コンデンサは、前記ストリップ導
   体の端子間に接続されるコンデンサ、及び、前記ストリ
   ップ導体の端子と設置との間に接続されるコンデンサの
   少なくとも一方を含むことを特徴とする請求項６に記載
   の非可逆回路素子。