JPH04345203A - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JPH04345203A JPH04345203A JP14996491A JP14996491A JPH04345203A JP H04345203 A JPH04345203 A JP H04345203A JP 14996491 A JP14996491 A JP 14996491A JP 14996491 A JP14996491 A JP 14996491A JP H04345203 A JPH04345203 A JP H04345203A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- transistor
- variable gain
- load
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路にお
ける可変利得増幅器に関するものである。
ける可変利得増幅器に関するものである。
【０００２】
【従来の技術】図３は半導体集積回路における従来の可
変利得増幅回路を示し、図において、１３は差動増幅器
、１４〜１６は差動増幅器１３の基準側入力及び出力間
に接続された帰還抵抗であり、１７は差動増幅器１３の
基準側入力及び接地間に接続された抵抗、１８，１９は
帰還抵抗である抵抗１４〜１６の接続を制御するスイッ
チである。
変利得増幅回路を示し、図において、１３は差動増幅器
、１４〜１６は差動増幅器１３の基準側入力及び出力間
に接続された帰還抵抗であり、１７は差動増幅器１３の
基準側入力及び接地間に接続された抵抗、１８，１９は
帰還抵抗である抵抗１４〜１６の接続を制御するスイッ
チである。
【０００３】次に動作について説明する。この回路の利
得はスイッチ１８，１９の制御で変化する帰還抵抗１４
〜１６と抵抗１７の抵抗比で決まる。この様子を表１に
示す。
得はスイッチ１８，１９の制御で変化する帰還抵抗１４
〜１６と抵抗１７の抵抗比で決まる。この様子を表１に
示す。
【０００４】
【表１】
【０００５】
【発明が解決しようとする課題】従来の可変利得増幅器
は以上のように構成されているので、利得は接続された
帰還抵抗の接続数を調整することで離散的に変化するた
め、利得の取り得る値を増やそうとすれば、素子数，制
御信号が増大し、回路構成面積も増大するなどの問題点
があった。
は以上のように構成されているので、利得は接続された
帰還抵抗の接続数を調整することで離散的に変化するた
め、利得の取り得る値を増やそうとすれば、素子数，制
御信号が増大し、回路構成面積も増大するなどの問題点
があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、半導体集積回路において、回路
面積の増大を伴うことなく利得を連続的に変化させるこ
とができる可変利得増幅器を得ることを目的とする。
ためになされたもので、半導体集積回路において、回路
面積の増大を伴うことなく利得を連続的に変化させるこ
とができる可変利得増幅器を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る可変利得
増幅器は、差動増幅器を構成する負荷抵抗と並列に接続
されたＭＯＳトランジスタと、該トランジスタのゲート
電圧を制御する制御電源とを設け、該トランジスタの導
通抵抗を変化させるようにしたものである。
増幅器は、差動増幅器を構成する負荷抵抗と並列に接続
されたＭＯＳトランジスタと、該トランジスタのゲート
電圧を制御する制御電源とを設け、該トランジスタの導
通抵抗を変化させるようにしたものである。
【０００８】また、差動増幅器の定電流源と電源との間
にＭＯＳトランジスタを設け、該トランジスタのゲート
電圧を制御電源を用いて制御するようにしたものである
。
にＭＯＳトランジスタを設け、該トランジスタのゲート
電圧を制御電源を用いて制御するようにしたものである
。
【０００９】
【作用】この発明においては、負荷抵抗と並列に接続さ
れたＭＯＳトランジスタは、ゲート電圧の変化に伴い導
通抵抗が変化するので、差動増幅器の負荷抵抗が変化す
ることになり利得が可変となる。
れたＭＯＳトランジスタは、ゲート電圧の変化に伴い導
通抵抗が変化するので、差動増幅器の負荷抵抗が変化す
ることになり利得が可変となる。
【００１０】また、定電流源に接続されたＭＯＳトラン
ジスタは、ゲート電圧に伴い電流が変化するので、差動
増幅器の定電流源が変化することになり、利得が可変と
なる。
ジスタは、ゲート電圧に伴い電流が変化するので、差動
増幅器の定電流源が変化することになり、利得が可変と
なる。
【００１１】
【実施例】以下、この発明の一実施例による可変利得増
幅器を図について説明する。図１に示すように電源電位
と低電流源７との間に、負荷抵抗３（４），入力ＭＯＳ
トランジスタ１（２）及び抵抗５（６）とからなる直列
回路が設けられ、さらに上記負荷抵抗３（４）と並列に
負荷ＭＯＳトランジスタ９（１０）が接続され、かつ負
荷ＭＯＳトランジスタ９，１０のゲートが共通接続され
るとともに、その接続点に制御電圧８が接続されている
。
幅器を図について説明する。図１に示すように電源電位
と低電流源７との間に、負荷抵抗３（４），入力ＭＯＳ
トランジスタ１（２）及び抵抗５（６）とからなる直列
回路が設けられ、さらに上記負荷抵抗３（４）と並列に
負荷ＭＯＳトランジスタ９（１０）が接続され、かつ負
荷ＭＯＳトランジスタ９，１０のゲートが共通接続され
るとともに、その接続点に制御電圧８が接続されている
。
【００１２】上記回路において、負荷トランジスタ９，
１０のゲート電圧は制御電圧８と電源電圧の差に等しい
。このゲート電圧がＭＯＳトランジスタ９，１０のしき
い値電圧より小さければ、これらのトランジスタはＯＦ
Ｆしており、本来の差動増幅器がもつ利得が得られる。 一方これらトランジスタ９，１０のゲート電圧のしきい
値を越えると、これらのトランジスタは徐々にＯＮし始
める。即ちＭＯＳトランジスタ９，１０を流れる電流は
ゲート電圧の増加に伴って増大するので、ＯＮ抵抗は逆
に減少することになる。差動増幅器の負荷抵抗は、並列
接続された２本の抵抗（本来の負荷抵抗３または４と、
負荷トランジスタ９または１０のＯＮ抵抗）の合成抵抗
となるので、ＯＮ抵抗の減少に伴い減少する。
１０のゲート電圧は制御電圧８と電源電圧の差に等しい
。このゲート電圧がＭＯＳトランジスタ９，１０のしき
い値電圧より小さければ、これらのトランジスタはＯＦ
Ｆしており、本来の差動増幅器がもつ利得が得られる。 一方これらトランジスタ９，１０のゲート電圧のしきい
値を越えると、これらのトランジスタは徐々にＯＮし始
める。即ちＭＯＳトランジスタ９，１０を流れる電流は
ゲート電圧の増加に伴って増大するので、ＯＮ抵抗は逆
に減少することになる。差動増幅器の負荷抵抗は、並列
接続された２本の抵抗（本来の負荷抵抗３または４と、
負荷トランジスタ９または１０のＯＮ抵抗）の合成抵抗
となるので、ＯＮ抵抗の減少に伴い減少する。
【００１３】従って、差動増幅器の利得はこれら負荷ト
ランジスタ９，１０のゲート電圧の増加に伴い減少する
ことになる。また、入力トランジスタ１，２と定電流源
７の間に接続された抵抗５，６は出力波形がひずむのを
防ぐ役割を果たし、このため入力ダイナミックレンジを
広くとることができる。
ランジスタ９，１０のゲート電圧の増加に伴い減少する
ことになる。また、入力トランジスタ１，２と定電流源
７の間に接続された抵抗５，６は出力波形がひずむのを
防ぐ役割を果たし、このため入力ダイナミックレンジを
広くとることができる。
【００１４】このように本実施例では、差動増幅器を構
成する負荷抵抗３，４と並列に負荷となるＭＯＳトラン
ジスタ９，１０を設け、該トランジスタ９，１０のゲー
ト電圧を制御電源８で制御して、トランジスタ９，１０
の導通抵抗を変化させることにより、トランジスタ９と
抵抗３、及びトランジスタ１０と抵抗４の合成により利
得を変化させるようにしたから、従来のように目的とす
る利得に合わせて複数の帰還抵抗を設けこれらをスイッ
チにて制御して抵抗を変化させる場合に比べ、用いる素
子数が少なくなり制御信号の数も増大することがない。
成する負荷抵抗３，４と並列に負荷となるＭＯＳトラン
ジスタ９，１０を設け、該トランジスタ９，１０のゲー
ト電圧を制御電源８で制御して、トランジスタ９，１０
の導通抵抗を変化させることにより、トランジスタ９と
抵抗３、及びトランジスタ１０と抵抗４の合成により利
得を変化させるようにしたから、従来のように目的とす
る利得に合わせて複数の帰還抵抗を設けこれらをスイッ
チにて制御して抵抗を変化させる場合に比べ、用いる素
子数が少なくなり制御信号の数も増大することがない。
【００１５】なお、上記実施例では負荷抵抗３，４と並
列に負荷ＭＯＳトランジスタ９，１０を設けたものを示
したが、定電流源７と電源電位の間に単一のＭＯＳトラ
ンジスタを設けてもよい。このような実施例を図２を用
いて詳述すると、１１は定電流源７と電源電位との間に
抵抗１２を挟んで接続されたＭＯＳトランジスタである
。
列に負荷ＭＯＳトランジスタ９，１０を設けたものを示
したが、定電流源７と電源電位の間に単一のＭＯＳトラ
ンジスタを設けてもよい。このような実施例を図２を用
いて詳述すると、１１は定電流源７と電源電位との間に
抵抗１２を挟んで接続されたＭＯＳトランジスタである
。
【００１６】このように構成された回路では、ＭＯＳト
ランジスタ１１のゲート電圧は、制御電圧８と電源電圧
の差から抵抗１２による電圧降下分をひいたものに等し
い。このゲート電圧がＭＯＳトランジスタ１１のしきい
値電圧より小さければ、このトランジスタはＯＦＦして
おり、本来の差動増幅器がもつ利得が得られる。一方ゲ
ート電圧がＭＯＳトランジスタ１１のしきい値電圧を越
えると、このトランジスタは徐々にＯＮし始める。ＭＯ
Ｓトランジスタ１１を流れる電流は該トランジスタのゲ
ート電圧の増加に伴って増大する。差動増幅器の電流は
定電流源７からこのＭＯＳトランジスタに流れる電流を
ひいた残りの電流となるので、ゲート電圧の増加に伴い
減少することとなる。
ランジスタ１１のゲート電圧は、制御電圧８と電源電圧
の差から抵抗１２による電圧降下分をひいたものに等し
い。このゲート電圧がＭＯＳトランジスタ１１のしきい
値電圧より小さければ、このトランジスタはＯＦＦして
おり、本来の差動増幅器がもつ利得が得られる。一方ゲ
ート電圧がＭＯＳトランジスタ１１のしきい値電圧を越
えると、このトランジスタは徐々にＯＮし始める。ＭＯ
Ｓトランジスタ１１を流れる電流は該トランジスタのゲ
ート電圧の増加に伴って増大する。差動増幅器の電流は
定電流源７からこのＭＯＳトランジスタに流れる電流を
ひいた残りの電流となるので、ゲート電圧の増加に伴い
減少することとなる。
【００１７】従って、差動増幅器の利得はトランジスタ
１１のゲート電圧の増加に伴い減少することになる。ま
た、抵抗１２は制御電圧８に対してゲート電圧をゆっく
り変化させるので、制御電圧８のレンジを広くとること
ができる。
１１のゲート電圧の増加に伴い減少することになる。ま
た、抵抗１２は制御電圧８に対してゲート電圧をゆっく
り変化させるので、制御電圧８のレンジを広くとること
ができる。
【００１８】
【発明の効果】以上のように、この発明に係る可変利得
増幅器によれば、差動増幅器を構成する負荷抵抗と並列
に接続されたＭＯＳトランジスタと、該トランジスタの
ゲート電圧を制御する制御電源とを設け、該トランジス
タの導通抵抗を変化させることにより、あるいは、また
、差動増幅器の定電流源と電源との間にＭＯＳトランジ
スタを設け、該トランジスタのゲート電圧を制御電源を
用いて制御して該トランジスタの導通抵抗を変化させる
ようにしたから、少ない素子数でかつ利得が連続的に変
化する可変利得増幅器を得ることができ、また、集積化
したときの面積も小さくできるという効果がある。
増幅器によれば、差動増幅器を構成する負荷抵抗と並列
に接続されたＭＯＳトランジスタと、該トランジスタの
ゲート電圧を制御する制御電源とを設け、該トランジス
タの導通抵抗を変化させることにより、あるいは、また
、差動増幅器の定電流源と電源との間にＭＯＳトランジ
スタを設け、該トランジスタのゲート電圧を制御電源を
用いて制御して該トランジスタの導通抵抗を変化させる
ようにしたから、少ない素子数でかつ利得が連続的に変
化する可変利得増幅器を得ることができ、また、集積化
したときの面積も小さくできるという効果がある。
【図１】この発明の一実施例による可変利得増幅器の回
路構成を示す図である。
路構成を示す図である。
【図２】この発明の他の実施例による可変利得増幅器の
回路構成を示す図である。
回路構成を示す図である。
【図３】半導体集積回路における従来の可変利得増幅器
の回路構成を示す図である。
の回路構成を示す図である。
１，２ 入力ＭＯＳトランジスタ３，４
負荷抵抗 ５，６ 抵抗 ７ 定電流源 ８ 制御電圧 ９，１０ 負荷ＭＯＳトランジスタ １１ ＭＯＳトランジスタ １２ 抵抗
負荷抵抗 ５，６ 抵抗 ７ 定電流源 ８ 制御電圧 ９，１０ 負荷ＭＯＳトランジスタ １１ ＭＯＳトランジスタ １２ 抵抗
Claims (4)
- 【請求項１】 定電流源と電源間に接続され、負荷抵
抗及び入力ＭＯＳトランジスタからなる第１及び第２の
直列回路と、該直列回路の負荷抵抗と並列に接続され、
互いのゲートが共通接続された第１及び第２の負荷ＭＯ
Ｓトランジスタと、該負荷トランジスタのゲート電圧を
制御する制御電源とを備えたことを特徴とする可変利得
増幅器。 - 【請求項２】 定電流源と電源間に接続され、負荷抵
抗及び入力ＭＯＳトランジスタからなる第１及び第２の
直列回路と、上記定電流源と電源間に接続されたＭＯＳ
トランジスタと、該ＭＯＳトランジスタのゲート電圧を
制御する制御電源とを備えたことを特徴とする可変利得
増幅器。 - 【請求項３】 上記定電源と入力ＭＯＳトランジスタ
との間に抵抗を設けたことを特徴とする請求項１または
２記載の可変利得増幅器。 - 【請求項４】 請求項２記載の可変利得増幅器におい
て、上記定電流源と電源間に接続されたＭＯＳトランジ
スタの電源側端子と上記電源との間に抵抗を設けたこと
を特徴とする可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14996491A JPH04345203A (ja) | 1991-05-22 | 1991-05-22 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14996491A JPH04345203A (ja) | 1991-05-22 | 1991-05-22 | 可変利得増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04345203A true JPH04345203A (ja) | 1992-12-01 |
Family
ID=15486461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14996491A Pending JPH04345203A (ja) | 1991-05-22 | 1991-05-22 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04345203A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5977709A (ja) * | 1982-10-27 | 1984-05-04 | Hitachi Ltd | Ｃｍｏｓ差動増幅器 |
| JPS6066510A (ja) * | 1983-09-22 | 1985-04-16 | Nec Corp | 可変増幅回路 |
| JPS6188606A (ja) * | 1984-10-06 | 1986-05-06 | Rohm Co Ltd | 電圧制御増幅器 |
| JPS63175510A (ja) * | 1987-01-16 | 1988-07-19 | Hitachi Ltd | 半導体回路 |
| JPS63178611A (ja) * | 1987-01-20 | 1988-07-22 | Toshiba Corp | 利得制御回路 |
-
1991
- 1991-05-22 JP JP14996491A patent/JPH04345203A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5977709A (ja) * | 1982-10-27 | 1984-05-04 | Hitachi Ltd | Ｃｍｏｓ差動増幅器 |
| JPS6066510A (ja) * | 1983-09-22 | 1985-04-16 | Nec Corp | 可変増幅回路 |
| JPS6188606A (ja) * | 1984-10-06 | 1986-05-06 | Rohm Co Ltd | 電圧制御増幅器 |
| JPS63175510A (ja) * | 1987-01-16 | 1988-07-19 | Hitachi Ltd | 半導体回路 |
| JPS63178611A (ja) * | 1987-01-20 | 1988-07-22 | Toshiba Corp | 利得制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3782726B2 (ja) | 過電流保護回路 | |
| JPS62219813A (ja) | デジタル信号用ｍｏｓｆｅｔ集積遅延回路 | |
| JPH1127068A (ja) | 利得制御増幅器及びその制御方法 | |
| EP0255172B1 (en) | Switching circuit with hysteresis | |
| JPH09135132A (ja) | 増幅回路 | |
| JPH04297117A (ja) | デジタル集積回路用プログラマブル遅延回路 | |
| US4532467A (en) | CMOS Circuits with parameter adapted voltage regulator | |
| US4356453A (en) | Reduced noise-improved gain transistor circuit | |
| US20060033574A1 (en) | High linearity programmable gain amplifier using switch | |
| US20030160599A1 (en) | Controllable Current Source Assembly | |
| US4375619A (en) | FET Operational amplifier with increased output swing | |
| JPS59117815A (ja) | 電気抵抗制御回路 | |
| JPH04345203A (ja) | 可変利得増幅器 | |
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
| JPH0236728A (ja) | 利得１の電流制限回路 | |
| JPH051646B2 (ja) | ||
| JPH077380A (ja) | 調節可能な遅延を与える遅延線 | |
| JPH0519323B2 (ja) | ||
| US5438288A (en) | High differential output impedance setter | |
| JP3951726B2 (ja) | ゲインコントロール回路及び電子ボリューム回路 | |
| JPH07183743A (ja) | 電圧電流変換回路 | |
| JP2944337B2 (ja) | レベル変換回路 | |
| JP2785289B2 (ja) | 電流切換型論理回路 | |
| JPS6325770Y2 (ja) | ||
| JPS58218212A (ja) | 可変利得増幅器 |