JPH04345230A - 切替回路 - Google Patents

切替回路

Info

Publication number
JPH04345230A
JPH04345230A JP11777191A JP11777191A JPH04345230A JP H04345230 A JPH04345230 A JP H04345230A JP 11777191 A JP11777191 A JP 11777191A JP 11777191 A JP11777191 A JP 11777191A JP H04345230 A JPH04345230 A JP H04345230A
Authority
JP
Japan
Prior art keywords
signal
timing
switching
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11777191A
Other languages
English (en)
Other versions
JP2716282B2 (ja
Inventor
Yukio Hagiwara
萩原　幸雄
Masaaki Yoshiyama
正晃 吉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
NEC Corp
Original Assignee
NEC Corp
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC AccessTechnica Ltd filed Critical NEC Corp
Priority to JP11777191A priority Critical patent/JP2716282B2/ja
Publication of JPH04345230A publication Critical patent/JPH04345230A/ja
Application granted granted Critical
Publication of JP2716282B2 publication Critical patent/JP2716282B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、冗長構成を有する切替
回路に関し、特に、出力信号の切替回路に関する。
【０００２】
【従来の技術】従来、この種の切替回路は、図３に示す
ような構成となっていた。図３では、入力端子１１に入
力した信号Ａと、入力端子１２に入力した信号Ｂを、入
力端子１５より入力した切替信号Ｃにより動作するセレ
クタ回路１３で選択し、出力端子１４に出力信号として
出力していた。
【０００３】
【発明が解決しようとする課題】上述した従来の切替回
路では、図４に示すように、信号Ａと信号Ｂの状態と、
切替信号Ｃのタイミングによっては、出力信号のパルス
数が変わってしまうという欠点があった。
【０００４】本発明の目的は、切替信号のタイミングに
よって、出力信号のパルス数が変わってしまわないよう
にすることである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、源信号Ａを入力して、信号Ａとタイミン
グ信号Ａを出力する第１の信号及びタイミング信号作成
回路と、源信号Ｂを入力して、信号Ｂとタイミング信号
Ｂを出力する第２の信号及びタイミング信号作成回路と
、切替信号Ｃとタイミング信号Ａ又はタイミング信号Ｂ
を入力するラッチ回路と、ラッチ回路から出力された出
力信号により信号Ａ又は信号Ｂを選択するセレクタ回路
とを設けたものである。
【０００６】
【実施例】次に、本発明について、図面を参照して説明
する。図１は、本発明の一実施例のブロック図である。 信号入力端子１に源信号Ａが入力されると、第１の信号
及びタイミング信号作成回路３により、信号Ａとタイミ
ング信号Ａを出力し、信号入力端子２に源信号Ｂが入力
されると、第２の信号及びタイミング信号作成回路４に
より、信号Ｂとタイミング信号Ｂを出力する。また、切
替信号入力端子５に切替信号Ｃが入力されると、切替信
号Ｃは、タイミング信号Ａ又はタイミング信号Ｂのタイ
ミングで、ラッチ回路６にラッチされる。ラッチ回路６
の出力信号は、セレクタ回路７を動作させ、信号Ａ又は
信号Ｂを選択し、信号出力端子８に出力する。
【０００７】以上の動作をタイムチャートで示すと、図
２のようになる。
【０００８】
【発明の効果】以上説明したように、本発明は、切替信
号Ｃを、タイミング信号Ａ又はタイミング信号Ｂにより
、ラッチして用いるので、セレクタ回路から出力された
出力信号のパルス数が変化しないという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
【図２】本発明の一実施例の動作をタイムチャートで示
した図である。
【図３】従来の切替回路を示す図である。
【図４】従来の切替回路の動作をタイムチャートで示し
た図である。
【符号の説明】
１，２　　信号入力端子 ３　　第１の信号及びタイミング信号作成回路４　　第
２の信号及びタイミング信号作成回路５　　切替信号入
力端子 ６　　ラッチ回路 ７　　セレクタ回路 ８　　信号出力端子

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】源信号Ａを入力として、信号Ａとタイミン
    グ信号Ａを出力する第１の信号及びタイミング信号作成
    回路と、源信号Ｂを入力して、信号Ｂとタイミング信号
    Ｂを出力する第２の信号及びタイミング信号作成回路と
    、切替信号Ｃとタイミング信号Ａ又はタイミング信号Ｂ
    を入力するラッチ回路と、ラッチ回路から出力された出
    力信号により信号Ａ又は信号Ｂを選択するセレクタ回路
    とを備えることを特徴とする切替回路。
JP11777191A 1991-05-23 1991-05-23 切替回路 Expired - Lifetime JP2716282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11777191A JP2716282B2 (ja) 1991-05-23 1991-05-23 切替回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11777191A JP2716282B2 (ja) 1991-05-23 1991-05-23 切替回路

Publications (2)

Publication Number Publication Date
JPH04345230A true JPH04345230A (ja) 1992-12-01
JP2716282B2 JP2716282B2 (ja) 1998-02-18

Family

ID=14719923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11777191A Expired - Lifetime JP2716282B2 (ja) 1991-05-23 1991-05-23 切替回路

Country Status (1)

Country Link
JP (1) JP2716282B2 (ja)

Also Published As

Publication number Publication date
JP2716282B2 (ja) 1998-02-18

Similar Documents

Publication Publication Date Title
US5638017A (en) Pulse width modulation circuit
JPH0715302A (ja) 可変遅延バッファ回路
JPH0682146B2 (ja) スキヤンパス方式の論理集積回路
JPH10188566A (ja) バーストカウンター回路
JPH06291604A (ja) 可変遅延回路
JP2716282B2 (ja) 切替回路
JP2586712B2 (ja) 非同期信号選択回路
JPH0534409A (ja) テストモード制御信号生成回路
JP3049582B2 (ja) パターン発生回路
JPH0514138A (ja) 仮保持機能付きラツチ回路
JP2595104Y2 (ja) 差動ゲートによるタイミング調整回路
JP2595103Y2 (ja) 差動ゲートによるタイミング調整回路
JPH04277921A (ja) 可変遅延回路
JPH05273314A (ja) 半導体論理集積回路
KR970019031A (ko) 위상 지연을 선택할 수 있는 위상 변환 회로
JPS609286B2 (ja) タイミング信号発生回路
JPH1114711A (ja) 半導体試験装置用タイミング発生器
JPH088477B2 (ja) 位相調整回路
JPH0346412A (ja) 選択回路切替装置
JPH08122408A (ja) 半導体試験装置の波形整形回路
JPS6010654B2 (ja) タイミング信号発生回路
JPH05191222A (ja) 位相可変パルス発生器
JP2000039466A (ja) 信号発生器
JPH0581864A (ja) 記憶装置
JPH04330819A (ja) フリップフロップ装置