JPH0346412A - 選択回路切替装置 - Google Patents
選択回路切替装置Info
- Publication number
- JPH0346412A JPH0346412A JP1181811A JP18181189A JPH0346412A JP H0346412 A JPH0346412 A JP H0346412A JP 1181811 A JP1181811 A JP 1181811A JP 18181189 A JP18181189 A JP 18181189A JP H0346412 A JPH0346412 A JP H0346412A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- selection
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル回路に利用する。特に、0系およ
びl系の冗長構成をとる回路に関する。
びl系の冗長構成をとる回路に関する。
本発明は、ひとつのクロックに基づきそれぞれが信号と
クロックとを生成する回路の出力を切替える選択信号を
生成する手段において、二つのクロックに排他的論理和
の演算を施した信号で選択信号をラッチして選択回路に
与えることにより、 切替時の瞬断の発生を防止することができるようにした
ものである。
クロックとを生成する回路の出力を切替える選択信号を
生成する手段において、二つのクロックに排他的論理和
の演算を施した信号で選択信号をラッチして選択回路に
与えることにより、 切替時の瞬断の発生を防止することができるようにした
ものである。
従来、この種の冗長構成をとる回路では、0系およびl
系を切り替えたいときは選択信号を二つの選択回路に直
接入力して切り替えていた。
系を切り替えたいときは選択信号を二つの選択回路に直
接入力して切り替えていた。
このような従来例では、0系および1系を切り替えたい
ときに選択信号を二つの選択回路に直接人力すると、0
系クロツクと1系クロツクとでは若干の位相のずれが生
じているので、切り替えのタイミングによっては一方の
クロックにひげが生じ、共通回路に瞬断が起きる欠点が
あった。
ときに選択信号を二つの選択回路に直接人力すると、0
系クロツクと1系クロツクとでは若干の位相のずれが生
じているので、切り替えのタイミングによっては一方の
クロックにひげが生じ、共通回路に瞬断が起きる欠点が
あった。
本発明はこのような欠点を除去するもので、選択回路の
切換時に瞬断が生じない選択回路切替装置を提供するこ
とを目的とする。
切換時に瞬断が生じない選択回路切替装置を提供するこ
とを目的とする。
本発明は、基本クロック信号の入力端子、この基本クロ
ック信号に基づき第一の信号と第一のクロック信号とを
生成する第一系回路、上記基本クロック信号に基づき第
二の信号と第二のクロック信号とを生成する第二系回路
、第一の信号と第一のクロック信号との組または第二の
信号と第二のクロック信号との組のいずれか一方の組を
選択する選択回路およびこの選択回路で選択された信号
とクロック信号との組に基づき出力信号を生成する共通
回路を備えた装置に結合され、上記選択回路に与えられ
る選択信号を生成する制御回路を備えた選択回路切替装
置において、第一のクロック信号と第二のクロック信号
との排他的論理和演算を行い、演算信号を生成する演算
回路と、上記選択回路で生成された選択信号をこの演算
信号で一時保持して生成した新たな選択信号を上記選択
回路に与えるラッチ回路とを備えたことを特徴とする。
ック信号に基づき第一の信号と第一のクロック信号とを
生成する第一系回路、上記基本クロック信号に基づき第
二の信号と第二のクロック信号とを生成する第二系回路
、第一の信号と第一のクロック信号との組または第二の
信号と第二のクロック信号との組のいずれか一方の組を
選択する選択回路およびこの選択回路で選択された信号
とクロック信号との組に基づき出力信号を生成する共通
回路を備えた装置に結合され、上記選択回路に与えられ
る選択信号を生成する制御回路を備えた選択回路切替装
置において、第一のクロック信号と第二のクロック信号
との排他的論理和演算を行い、演算信号を生成する演算
回路と、上記選択回路で生成された選択信号をこの演算
信号で一時保持して生成した新たな選択信号を上記選択
回路に与えるラッチ回路とを備えたことを特徴とする。
同一のクロックで動作し信号とクロックを出力する0系
回路および1系回路とに与える選択信号Aとして、二つ
のクロックの排他的論理和をとり演算信号を出力し、選
択信号を演算信号でラッチした選択信号Bを用いる。二
つの信号とクロックとこの選択信号Bで選択して信号お
よびクロックを出力し、この信号とこのクロックとによ
り動作して出力信号を出力する。
回路および1系回路とに与える選択信号Aとして、二つ
のクロックの排他的論理和をとり演算信号を出力し、選
択信号を演算信号でラッチした選択信号Bを用いる。二
つの信号とクロックとこの選択信号Bで選択して信号お
よびクロックを出力し、この信号とこのクロックとによ
り動作して出力信号を出力する。
以下、本発明の一実施例について図面を参照して説明す
る。第1図は、この実施例のブロック図であり、第2図
はこの実施例のタイムチャートである。この実施例は、
第1図に示すように、PLO回路1と、0系回路2と、
1系回路3と、制御回路4と、演算回路5と、ラッチ回
路6と、選択回路7および8と、共通回路9とを備える
。すなわち、この実施例は、基本クロック信号の入力端
子10、この基本クロック信号に基づき第一の信号と第
一のクロック信号とを生成する第一系回路である0系回
路2、上記基本クロック信号に基づき第二の信号と第二
のクロック信号とを生成する第二系回路である1系回路
3、第一の信号と第一のクロック信号との組または第二
の信号と第二のクロック信号との組のいずれか一方の組
を選択する選択回路7.8およびこの選択回路7.8で
選択された信号とクロック信号との組に基づき出力信号
を生成する共通回路9を備えた装置に結合され、第一の
クロック信号と第二のクロック信号との排他的論理和演
算を行い、演算信号を生成する演算回路5と、選択回路
7.8で生成された選択信号をこの演算信号で一時保持
して生成した新たな選択信号を上記選択回路に与えるラ
ッチ回路6とを備える。
る。第1図は、この実施例のブロック図であり、第2図
はこの実施例のタイムチャートである。この実施例は、
第1図に示すように、PLO回路1と、0系回路2と、
1系回路3と、制御回路4と、演算回路5と、ラッチ回
路6と、選択回路7および8と、共通回路9とを備える
。すなわち、この実施例は、基本クロック信号の入力端
子10、この基本クロック信号に基づき第一の信号と第
一のクロック信号とを生成する第一系回路である0系回
路2、上記基本クロック信号に基づき第二の信号と第二
のクロック信号とを生成する第二系回路である1系回路
3、第一の信号と第一のクロック信号との組または第二
の信号と第二のクロック信号との組のいずれか一方の組
を選択する選択回路7.8およびこの選択回路7.8で
選択された信号とクロック信号との組に基づき出力信号
を生成する共通回路9を備えた装置に結合され、第一の
クロック信号と第二のクロック信号との排他的論理和演
算を行い、演算信号を生成する演算回路5と、選択回路
7.8で生成された選択信号をこの演算信号で一時保持
して生成した新たな選択信号を上記選択回路に与えるラ
ッチ回路6とを備える。
次に、この実施例の動作を説明する。0系回路2はPL
O回路1から出力されるクロック11で動作し、0系信
号12と0系クロツク13を出力する。
O回路1から出力されるクロック11で動作し、0系信
号12と0系クロツク13を出力する。
また、1系回路3はPLO回路1から出力されるクロッ
ク11で動作し、1系信号14と1系クロツク15を出
力する。そして0系信号12か1系信号14かまた0系
クロツク13か1系クロツク15かを選択回路7および
8で選択して信号19およびクロック20を出力する。
ク11で動作し、1系信号14と1系クロツク15を出
力する。そして0系信号12か1系信号14かまた0系
クロツク13か1系クロツク15かを選択回路7および
8で選択して信号19およびクロック20を出力する。
共通回路9では、この信号19およびクロック20によ
り動作して最終的な出力信号21を出力する。ここで、
0系および1系を切り替えたいときは制御回路4から選
択信号17を出力する。
り動作して最終的な出力信号21を出力する。ここで、
0系および1系を切り替えたいときは制御回路4から選
択信号17を出力する。
このときに演算回路5で0系クロツク13と1系りロッ
ク15の排他的論理和をとった演算信号16を出力し、
ラッチ回vJI6で選択信号17と演算信号16とに選
択信号18を出力させ、この選択信号18で選択回路7
および8を切り替える。
ク15の排他的論理和をとった演算信号16を出力し、
ラッチ回vJI6で選択信号17と演算信号16とに選
択信号18を出力させ、この選択信号18で選択回路7
および8を切り替える。
本発明は以上説明したように、0系および1系を切り替
えたいときには、制御回路から選択信号を出力し、演算
回路で0系クロツクと(系クロックの排他的論理和をと
った演算信号を出力し、ラッチ回路でこの選択信号とこ
の演算信号とに基づき選択信号を出力させ、この選択信
号で選択回路を制御するので、無瞬断で切り替えること
ができる効果がある。
えたいときには、制御回路から選択信号を出力し、演算
回路で0系クロツクと(系クロックの排他的論理和をと
った演算信号を出力し、ラッチ回路でこの選択信号とこ
の演算信号とに基づき選択信号を出力させ、この選択信
号で選択回路を制御するので、無瞬断で切り替えること
ができる効果がある。
第1図は、本発明実施例の構成を示すブロック構成国。
第2図は、本発明実施例の動作を示すタイムチャート。
1・・・PLO回路、2・・・0系回路、3・・・1系
回路、4・・・制御回路、5・・・演算回路、6・・・
石ツチ回路、7.8・・・選択回路、9・・・共通回路
、10・・・入力端子、11.20・・・クロック、1
2・・・0系信号、13・・・0系クロツク、14・・
・1系信号、15・・・1系クロツク、16・・・演算
信号、17.18・・・選択信号、19・・・信号、2
1・・・出力信号。
回路、4・・・制御回路、5・・・演算回路、6・・・
石ツチ回路、7.8・・・選択回路、9・・・共通回路
、10・・・入力端子、11.20・・・クロック、1
2・・・0系信号、13・・・0系クロツク、14・・
・1系信号、15・・・1系クロツク、16・・・演算
信号、17.18・・・選択信号、19・・・信号、2
1・・・出力信号。
Claims (1)
- 【特許請求の範囲】 1、基本クロック信号の入力端子、この基本クロック信
号に基づき第一の信号と第一のクロック信号とを生成す
る第一系回路、上記基本クロック信号に基づき第二の信
号と第二のクロック信号とを生成する第二系回路、第一
の信号と第一のクロック信号との組または第二の信号と
第二のクロック信号との組のいずれか一方の組を選択す
る選択回路およびこの選択回路で選択された信号とクロ
ック信号との組に基づき出力信号を生成する共通回路を
備えた装置に結合され、上記選択回路に与えられる選択
信号を生成する制御回路を備えた選択回路切替装置にお
いて、 第一のクロック信号と第二のクロック信号との排他的論
理和演算を行い、演算信号を生成する演算回路と、 上記選択回路で生成された選択信号をこの演算信号で一
時保持して生成した新たな選択信号を上記選択回路に与
えるラッチ回路と を備えたことを特徴とする選択回路切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181811A JPH0346412A (ja) | 1989-07-14 | 1989-07-14 | 選択回路切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181811A JPH0346412A (ja) | 1989-07-14 | 1989-07-14 | 選択回路切替装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0346412A true JPH0346412A (ja) | 1991-02-27 |
Family
ID=16107250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1181811A Pending JPH0346412A (ja) | 1989-07-14 | 1989-07-14 | 選択回路切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0346412A (ja) |
-
1989
- 1989-07-14 JP JP1181811A patent/JPH0346412A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502409A (en) | Clock switcher circuit | |
| US5506796A (en) | Digital signal processing circuit selectively operable in either a normal or a pseudorandom noise generative mode | |
| JPH0346412A (ja) | 選択回路切替装置 | |
| US5003201A (en) | Option/sequence selection circuit with sequence selection first | |
| JP2712465B2 (ja) | クロック選択回路 | |
| JPH02124627A (ja) | クロックドライバー回路 | |
| JP2716282B2 (ja) | 切替回路 | |
| JP3145016B2 (ja) | セレクタ回路及びセレクタ装置 | |
| KR950013799B1 (ko) | 이중 클럭시스템의 클럭신호 선택장치 | |
| SU1197132A2 (ru) | Частотно-фазовый манипул тор | |
| SU610299A1 (ru) | Устройство коммутации электрических сигналов | |
| JPH0514138A (ja) | 仮保持機能付きラツチ回路 | |
| SU1406782A1 (ru) | Цифровой синтезатор частот | |
| KR900006570B1 (ko) | 브이 씨 알의 편집장치 | |
| JPH11341108A (ja) | 現用系・予備系切替方法および切替装置 | |
| JPS6245213A (ja) | 非同期信号の同期化方式 | |
| JPH03126114A (ja) | 無瞬断切替制御回路 | |
| JPH02202737A (ja) | クロツク選択回路 | |
| JPH06176593A (ja) | シフトレジスタ | |
| JPH08204545A (ja) | 分周回路 | |
| JPH0247713A (ja) | Pla制御装置 | |
| JPH0690144A (ja) | レジスタ | |
| JPH08122408A (ja) | 半導体試験装置の波形整形回路 | |
| JPS6379123A (ja) | クロツク分配回路 | |
| JPH05291893A (ja) | クロック選択回路 |