JPH04346242A - 集積回路検査方法及びプローブカード - Google Patents
集積回路検査方法及びプローブカードInfo
- Publication number
- JPH04346242A JPH04346242A JP3118556A JP11855691A JPH04346242A JP H04346242 A JPH04346242 A JP H04346242A JP 3118556 A JP3118556 A JP 3118556A JP 11855691 A JP11855691 A JP 11855691A JP H04346242 A JPH04346242 A JP H04346242A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- hole
- time
- moved
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路をウェハ状態
でチップ検査する集積回路検査方法及び該検査方法の実
施に用いられるプローブカードに関するものである。
でチップ検査する集積回路検査方法及び該検査方法の実
施に用いられるプローブカードに関するものである。
【０００２】
【従来の技術】従来、集積回路チップの検査は、被検査
チップの測定終了後、良品・不良品の判定を行った後、
インク打ちによる識別を行い、次の被検査チップへウェ
ハを移動して、１チップの工程が終了する。
チップの測定終了後、良品・不良品の判定を行った後、
インク打ちによる識別を行い、次の被検査チップへウェ
ハを移動して、１チップの工程が終了する。
【０００３】
【発明が解決しようとする課題】近年、デジタル／アナ
ログ複合デバイス等では、測定データそのものでは、良
品・不良品を判定できず、各種演算結果で判定する場合
がある。このため、機能検査を含めて各種測定終了から
良品・不良品の判定を完了するまでには、測定時間と同
程度の演算時間を必要とする。
ログ複合デバイス等では、測定データそのものでは、良
品・不良品を判定できず、各種演算結果で判定する場合
がある。このため、機能検査を含めて各種測定終了から
良品・不良品の判定を完了するまでには、測定時間と同
程度の演算時間を必要とする。
【０００４】図４は従来の検査フローを示すものである
。すなわち、機能検査、電流検査などの測定を行う部分
、前記測定データ、例えば、Ａ／Ｄコンバータのデジタ
ルデータを演算する部分、演算結果を判断し、良品・不
良品を、インクを打つなどの手段で識別する部分、及び
、次チップへ移動させる部分から成っている。
。すなわち、機能検査、電流検査などの測定を行う部分
、前記測定データ、例えば、Ａ／Ｄコンバータのデジタ
ルデータを演算する部分、演算結果を判断し、良品・不
良品を、インクを打つなどの手段で識別する部分、及び
、次チップへ移動させる部分から成っている。
【０００５】図４に従って検査を行うと、測定時間以外
に、演算処理時間と次チップへ移動させる時間を加算し
た時間が、検査処理時間に含まれるため、測定時間を短
縮しても、前記演算処理時間及びチップ移動時間を加算
した時間以下には検査処理時間を短縮することができな
い。
に、演算処理時間と次チップへ移動させる時間を加算し
た時間が、検査処理時間に含まれるため、測定時間を短
縮しても、前記演算処理時間及びチップ移動時間を加算
した時間以下には検査処理時間を短縮することができな
い。
【０００６】
【課題を解決するための手段】上記問題点を解決した本
発明の集積回路検査方法は、集積回路をウェハ状態でチ
ップ検査する検査方法に於いて、次チップへの移動処理
と、良品・不良品の判定処理とを並列実行する構成とし
たことを特徴とするものである。また、本発明は、上記
検査方法の実施に使用される、測定用の穴と良品・不良
品判定結果のチップへの表示用穴とを設けたことを特徴
とするプローブカードを提供するものである。
発明の集積回路検査方法は、集積回路をウェハ状態でチ
ップ検査する検査方法に於いて、次チップへの移動処理
と、良品・不良品の判定処理とを並列実行する構成とし
たことを特徴とするものである。また、本発明は、上記
検査方法の実施に使用される、測定用の穴と良品・不良
品判定結果のチップへの表示用穴とを設けたことを特徴
とするプローブカードを提供するものである。
【０００７】
【作用】被検査チップの測定終了後の演算実行中に、検
査対象チップの次チップへの移動が行われる。また、本
発明のプローブカードによれば、被検査チップの測定と
、前回測定が行われたチップの良品・不良品判定結果の
同チップへの表示（インク打ち等）とを、２つの穴を介
して並列的に実行することができる。
査対象チップの次チップへの移動が行われる。また、本
発明のプローブカードによれば、被検査チップの測定と
、前回測定が行われたチップの良品・不良品判定結果の
同チップへの表示（インク打ち等）とを、２つの穴を介
して並列的に実行することができる。
【０００８】
【実施例】以下、実施例に基づいて本発明を詳細に説明
する。
する。
【０００９】図１は本発明に基づく検査フローを示す図
である。前記の如く、第２番目の被検査チップ以降は、
演算・識別と、被検査チップの移動・測定とが並列処理
される構成となっている。
である。前記の如く、第２番目の被検査チップ以降は、
演算・識別と、被検査チップの移動・測定とが並列処理
される構成となっている。
【００１０】図２は集積回路ウェハを示す。チップａが
プロービングされ、各種測定が行われており、次測定チ
ップがｂ１、前測定チップがｂ３の場合、プロービング
チップをｂ３からａに移動する時間中及びａの測定時間
中に、ｂ３の測定データの演算、良品・不良品の判定、
良品・不良品の識別のためのインク打ちを行う。プロー
ビングチップをａからｂ１に移動する場合も、移動時間
中及びｂ１の測定時間中に、ａの演算・判定・識別を行
う。
プロービングされ、各種測定が行われており、次測定チ
ップがｂ１、前測定チップがｂ３の場合、プロービング
チップをｂ３からａに移動する時間中及びａの測定時間
中に、ｂ３の測定データの演算、良品・不良品の判定、
良品・不良品の識別のためのインク打ちを行う。プロー
ビングチップをａからｂ１に移動する場合も、移動時間
中及びｂ１の測定時間中に、ａの演算・判定・識別を行
う。
【００１１】図３は本発明に係るプローブカードを示す
図である。測定用穴（プロービング用穴）Ｐ１（含プロ
ービング）以外に、インク打ち用穴Ｈ１〜Ｈ４を設けた
もので、プロービングチップと異なるチップ（前回のプ
ロービングチップ）にインクを打つことができる。図２
のウェハにおいて、被測定チップが現在ａであり、次測
定チップがｂ４の場合、プロービング用穴Ｐ１の位置に
来るチップをａからｂ４に移動した後、Ｈ１の穴を用い
てインク打ちを行う。同様にａからｂ１に移動した場合
はＨ４を、ａからｂ２に移動した場合はＨ３を、ａから
ｂ３に移動した場合はＨ２の各穴を用いてインク打ちを
行う。
図である。測定用穴（プロービング用穴）Ｐ１（含プロ
ービング）以外に、インク打ち用穴Ｈ１〜Ｈ４を設けた
もので、プロービングチップと異なるチップ（前回のプ
ロービングチップ）にインクを打つことができる。図２
のウェハにおいて、被測定チップが現在ａであり、次測
定チップがｂ４の場合、プロービング用穴Ｐ１の位置に
来るチップをａからｂ４に移動した後、Ｈ１の穴を用い
てインク打ちを行う。同様にａからｂ１に移動した場合
はＨ４を、ａからｂ２に移動した場合はＨ３を、ａから
ｂ３に移動した場合はＨ２の各穴を用いてインク打ちを
行う。
【００１２】なお、以上の説明では、良品・不良品を識
別する手段としてインクを打つ方法を採用したが、レー
ザを用いる方法、ヒューズを溶断する方法等にも、本発
明によるプローブカードは使用可能である。また、イン
ク打ちの対象となるチップは、プロービングチップの隣
接チップに限定されるものではなく、インク打ち用穴の
位置により、両者の位置関係を選択することができる。
別する手段としてインクを打つ方法を採用したが、レー
ザを用いる方法、ヒューズを溶断する方法等にも、本発
明によるプローブカードは使用可能である。また、イン
ク打ちの対象となるチップは、プロービングチップの隣
接チップに限定されるものではなく、インク打ち用穴の
位置により、両者の位置関係を選択することができる。
【００１３】
【発明の効果】以上詳細に説明したように、本発明の集
積回路検査方法によれば、次チップへの移動処理と、良
品・不良品の判定処理とを並列実行する構成としたので
、検査処理時間を、従来に比べて著しく短縮することが
できるという効果を奏するものである。また、上記検査
方法の実施に有効に用いられるプローブカードを提供す
ることができるものである。
積回路検査方法によれば、次チップへの移動処理と、良
品・不良品の判定処理とを並列実行する構成としたので
、検査処理時間を、従来に比べて著しく短縮することが
できるという効果を奏するものである。また、上記検査
方法の実施に有効に用いられるプローブカードを提供す
ることができるものである。
【図１】本発明に係る集積回路検査方法の検査フロー図
である。
である。
【図２】集積回路ウェハを示す図である。
【図３】本発明に係るプローブカードを示す図である。
【図４】従来の検査方法の検査フロー図である。
Ｐ１ プロービング用穴
Ｈ１，…，Ｈ４ インク打ち用穴
Claims (2)
- 【請求項１】 集積回路をウェハ状態でチップ検査す
る集積回路検査方法に於いて、次チップへの移動処理と
、良品・不良品の判定処理とを並列実行する構成したこ
とを特徴とする集積回路検査方法。 - 【請求項２】 測定用の穴を有するプローブカードに
於いて、別途、良品・不良品判定結果のチップへの表示
用穴を設けたことを特徴とするプローブカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3118556A JPH04346242A (ja) | 1991-05-23 | 1991-05-23 | 集積回路検査方法及びプローブカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3118556A JPH04346242A (ja) | 1991-05-23 | 1991-05-23 | 集積回路検査方法及びプローブカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04346242A true JPH04346242A (ja) | 1992-12-02 |
Family
ID=14739514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3118556A Pending JPH04346242A (ja) | 1991-05-23 | 1991-05-23 | 集積回路検査方法及びプローブカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04346242A (ja) |
-
1991
- 1991-05-23 JP JP3118556A patent/JPH04346242A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5365180A (en) | Method for measuring contact resistance | |
| US6939727B1 (en) | Method for performing statistical post processing in semiconductor manufacturing using ID cells | |
| JPH04346242A (ja) | 集積回路検査方法及びプローブカード | |
| JP2002107417A (ja) | 半導体集積回路の試験装置及びその管理方法 | |
| US7152012B2 (en) | Four point measurement technique for programmable impedance drivers RapidChip and ASIC devices | |
| JP3696009B2 (ja) | 半導体試験装置、半導体試験方法および記録媒体 | |
| JPH10170585A (ja) | 回路基板検査方法 | |
| JP3808575B2 (ja) | 歩留まり解析方法及びその装置 | |
| JP2001141789A (ja) | 半導体及びその半導体の良品／不良品識別装置 | |
| JPH01156681A (ja) | 回路基板検査方法 | |
| KR102923596B1 (ko) | 웨이퍼 테스트 시 얼라인 패드를 이용한 접촉저항 측정 방법 | |
| JPS6272134A (ja) | 針跡検出方法 | |
| JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
| JPS5821838A (ja) | ウエハテストシステム | |
| KR0127639B1 (ko) | 프로우빙 시험 방법 및 그 장치 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| KR100615086B1 (ko) | 반도체 웨이퍼 칩 검사장치 및 이를 이용한 검사방법 | |
| JP2519064B2 (ja) | 半導体デバイスのパラメトリック検査方法 | |
| JPH0712903A (ja) | 半導体集積回路装置及びその検査方法 | |
| JP2002340979A (ja) | 測定装置の運転方法 | |
| JPH0794559A (ja) | プローバ | |
| JPH0195529A (ja) | ウエーハのテスト方法 | |
| KR200145298Y1 (ko) | 탐침 확인용 패드(pad)가 내장된 반도체 칩 | |
| JPH06101496B2 (ja) | 半導体デバイスの試験測定装置 | |
| De Pauw et al. | Quality and reliability improvement through defect oriented failure analysis |