JPH04346250A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04346250A JPH04346250A JP3118363A JP11836391A JPH04346250A JP H04346250 A JPH04346250 A JP H04346250A JP 3118363 A JP3118363 A JP 3118363A JP 11836391 A JP11836391 A JP 11836391A JP H04346250 A JPH04346250 A JP H04346250A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- cavity
- semiconductor device
- resin
- mounting method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、フリップチップ型の
ような半導体装置（以下、「ＩＣチップ」と記す）の単
層又は多層電気配線基板（以下、「基板」と記す）への
実装方法に関するものである。
ような半導体装置（以下、「ＩＣチップ」と記す）の単
層又は多層電気配線基板（以下、「基板」と記す）への
実装方法に関するものである。
【０００２】
【従来の技術】従来、基板へのＩＣチップの実装方法の
一つにフリップチップ実装方法がある。この実装方法は
基板の表面に配線された電気回路の電極に、バンプを介
してＩＣチップの電極をボンディングする方法であって
、所謂ワイヤボンド実装方法に比べて実装密度を高めら
れる優れた特徴がある。
一つにフリップチップ実装方法がある。この実装方法は
基板の表面に配線された電気回路の電極に、バンプを介
してＩＣチップの電極をボンディングする方法であって
、所謂ワイヤボンド実装方法に比べて実装密度を高めら
れる優れた特徴がある。
【０００３】
【発明が解決しようとする課題】しかし、前記フリップ
チップ実装方法は、ＩＣチップの裏面が基板に密着しな
いために放熱性が悪いという欠点がある。この欠点を補
うために、ＩＣチップに直接ヒートシンクを装着しよう
としても装着することができず、間に基板等を入れなけ
ればならなかったために放熱性が良くないという欠点が
あった。この発明は、このような欠点を解決するＩＣチ
ップの実装方法を提供しようとするものである。
チップ実装方法は、ＩＣチップの裏面が基板に密着しな
いために放熱性が悪いという欠点がある。この欠点を補
うために、ＩＣチップに直接ヒートシンクを装着しよう
としても装着することができず、間に基板等を入れなけ
ればならなかったために放熱性が良くないという欠点が
あった。この発明は、このような欠点を解決するＩＣチ
ップの実装方法を提供しようとするものである。
【０００４】
【課題を解決するための手段】そのためこの発明は、キ
ャビティを有する基板のそのキャビティ内に配線された
電気回路の電極に、バンプを介してＩＣチップの電極を
接続し、このように接続されたＩＣチップのその電極が
無い面及び前記キャビティの少なくとも側壁に跨がって
、熱伝導率の高い樹脂を封入し、前記ＩＣチップから発
する熱を前記基板に伝導、発散させ、或いは前記キャビ
ティの上部に前記樹脂を介してヒートシンクを装着し、
より熱発散を高めさせるようにした。
ャビティを有する基板のそのキャビティ内に配線された
電気回路の電極に、バンプを介してＩＣチップの電極を
接続し、このように接続されたＩＣチップのその電極が
無い面及び前記キャビティの少なくとも側壁に跨がって
、熱伝導率の高い樹脂を封入し、前記ＩＣチップから発
する熱を前記基板に伝導、発散させ、或いは前記キャビ
ティの上部に前記樹脂を介してヒートシンクを装着し、
より熱発散を高めさせるようにした。
【０００５】
【作用】従って、この発明のＩＣチップの実装方法であ
れば、ＩＣチップから発生する熱の大半を基板を介して
伝導、発散でき、しかも通常のフリップチップ実装方法
に比べて、ＩＣチップを基板の中に実装するため、薄型
実装が可能である。
れば、ＩＣチップから発生する熱の大半を基板を介して
伝導、発散でき、しかも通常のフリップチップ実装方法
に比べて、ＩＣチップを基板の中に実装するため、薄型
実装が可能である。
【０００６】
【実施例】以下、この発明の実施例を図面と共に詳述す
る。図１はこの発明のＩＣチップの実装方法の第１の実
施例を説明するための断面図、図２はこの発明のＩＣチ
ップの実装方法の第２の実施例を説明するための断面図
、そして図３はこの発明のＩＣチップの実装方法の第３
の実施例を説明するとめの断面図である。
る。図１はこの発明のＩＣチップの実装方法の第１の実
施例を説明するための断面図、図２はこの発明のＩＣチ
ップの実装方法の第２の実施例を説明するための断面図
、そして図３はこの発明のＩＣチップの実装方法の第３
の実施例を説明するとめの断面図である。
【０００７】先ず、図１を用いてこの発明のＩＣチップ
の実装方法を説明する。１はＩＣチップで、その複数の
電極（図示していない）にバンプ２を接合してある。３
はセラミック、ガラスエポキシ樹脂等からなる基板で、
その表面にキャビティ４を形成し、その底面には電極５
を有する電気配線パターン（図示していない）が施され
ている。
の実装方法を説明する。１はＩＣチップで、その複数の
電極（図示していない）にバンプ２を接合してある。３
はセラミック、ガラスエポキシ樹脂等からなる基板で、
その表面にキャビティ４を形成し、その底面には電極５
を有する電気配線パターン（図示していない）が施され
ている。
【０００８】このような構造の基板３のキャビティ４に
、フェースダウンでＩＣチップ１を配置し、バンプ２を
電極５に接合させる。即ち、フリップチップ実装を行う
。その後、ＩＣチップ１の裏面６及びキャビティ４の側
壁７に跨がって、そして図１の実施例ではキャビティ４
周辺の基板３の表面８にも跨がって、熱伝導率の高い樹
脂９、例えばエポキシ系のポッティング樹脂で封止する
。
、フェースダウンでＩＣチップ１を配置し、バンプ２を
電極５に接合させる。即ち、フリップチップ実装を行う
。その後、ＩＣチップ１の裏面６及びキャビティ４の側
壁７に跨がって、そして図１の実施例ではキャビティ４
周辺の基板３の表面８にも跨がって、熱伝導率の高い樹
脂９、例えばエポキシ系のポッティング樹脂で封止する
。
【０００９】図２の第２の実施例では、図１の第１の実
施例と同様に、基板３のキャビティ４内にフリップチッ
プ実装したＩＣチップ１の、その裏面６及び側壁７に跨
がって、樹脂の量をコントロールして、薄い厚さの樹脂
でＩＣチップ１を封止し、この樹脂層を介してキャビテ
ィ４の周辺の基板３の表面８に跨がってヒートシンク１
０を装着し、より一層熱発散を高めさせるようにした。 １１は櫛形のフィンである。
施例と同様に、基板３のキャビティ４内にフリップチッ
プ実装したＩＣチップ１の、その裏面６及び側壁７に跨
がって、樹脂の量をコントロールして、薄い厚さの樹脂
でＩＣチップ１を封止し、この樹脂層を介してキャビテ
ィ４の周辺の基板３の表面８に跨がってヒートシンク１
０を装着し、より一層熱発散を高めさせるようにした。 １１は櫛形のフィンである。
【００１０】前記の第１及び第２の実施例において、キ
ャビティ４は一層の基板３に形成し、その中にＩＣチッ
プ１を配置したが、図３の第３の実施例では、キャビテ
ィ４を多層基板３ａに形成した。図３の実施例では多層
基板３ａは５枚の基板からなり、その内の３枚の基板に
わたってキャビティ４を形成している。そして図１の実
施例のように、このキャビティ４内にＩＣチップ１を配
置し、樹脂９で封止している。１２は内層電極を示し、
１３はビアホールを指し、これらのビアホール１３で内
層電極１２間を接続している。
ャビティ４は一層の基板３に形成し、その中にＩＣチッ
プ１を配置したが、図３の第３の実施例では、キャビテ
ィ４を多層基板３ａに形成した。図３の実施例では多層
基板３ａは５枚の基板からなり、その内の３枚の基板に
わたってキャビティ４を形成している。そして図１の実
施例のように、このキャビティ４内にＩＣチップ１を配
置し、樹脂９で封止している。１２は内層電極を示し、
１３はビアホールを指し、これらのビアホール１３で内
層電極１２間を接続している。
【００１１】なお、前記の説明では、バンプ２をＩＣチ
ップ１の電極に接合した場合を例示して説明したが、こ
れらのバンプ２は電気配線パターンの電極５に予め接合
しておいてもよいことはいうまでもない。
ップ１の電極に接合した場合を例示して説明したが、こ
れらのバンプ２は電気配線パターンの電極５に予め接合
しておいてもよいことはいうまでもない。
【００１２】
【発明の効果】以上の説明から明らかなように、この発
明のＩＣチップの実装方法によれば、ＩＣチップから発
生する熱の大半を基板を介して伝導、発散できる。従っ
て、発熱量の多いＩＣチップでもフリップチップ実装が
でき、そしてより一層高密度実装化ができる。そしてま
た、通常のフリップチップ実装方法に比べて、ＩＣチッ
プを基板の中に実装するため、薄型実装が可能になる。 それ故、電子機器を超小型、超薄型に構成できる等の望
ましい効果が得られる。
明のＩＣチップの実装方法によれば、ＩＣチップから発
生する熱の大半を基板を介して伝導、発散できる。従っ
て、発熱量の多いＩＣチップでもフリップチップ実装が
でき、そしてより一層高密度実装化ができる。そしてま
た、通常のフリップチップ実装方法に比べて、ＩＣチッ
プを基板の中に実装するため、薄型実装が可能になる。 それ故、電子機器を超小型、超薄型に構成できる等の望
ましい効果が得られる。
【図１】この発明のＩＣチップの実装方法の第１の実施
例を説明するための断面図である。
例を説明するための断面図である。
【図２】この発明のＩＣチップの実装方法の第２の実施
例を説明するための断面図である。
例を説明するための断面図である。
【図３】この発明のＩＣチップの実装方法の第３の実施
例を説明するための断面図である。
例を説明するための断面図である。
１ 半導体装置（ＩＣチップ）
２ バンプ
３ （電気配線）基板
３ａ 多層（電気配線）基板
４ キャビティ
５ 電極
６ 裏面
７ 側壁
８ 表面
９ 樹脂
１０ ヒートシンク
１１ フィン
１２ 内層電極
１３ ビアホール
Claims (2)
- 【請求項１】キャビティを有する電気配線基板の該キャ
ビティ内に配線された電気回路の電極に、バンプを介し
て半導体装置の電極を接続し、このように接続された該
半導体装置の該電極が無い面及び前記キャビティの少な
くとも側壁に跨がって、熱伝導率の高い樹脂で封入し、
前記半導体装置から発する熱を伝導、発散させることを
特徴とする半導体装置の実装方法。 - 【請求項２】前記キャビティの上部に前記樹脂を介して
ヒートシンクを装着し、より熱発散を高めさせることを
特徴とする請求項１に記載の半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3118363A JPH04346250A (ja) | 1991-05-23 | 1991-05-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3118363A JPH04346250A (ja) | 1991-05-23 | 1991-05-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04346250A true JPH04346250A (ja) | 1992-12-02 |
Family
ID=14734853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3118363A Pending JPH04346250A (ja) | 1991-05-23 | 1991-05-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04346250A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232257A (ja) * | 2001-01-31 | 2002-08-16 | Kyocera Corp | 電子部品装置及びその製造方法 |
-
1991
- 1991-05-23 JP JP3118363A patent/JPH04346250A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232257A (ja) * | 2001-01-31 | 2002-08-16 | Kyocera Corp | 電子部品装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| KR970005712B1 (ko) | 고 열방출용 반도체 패키지 | |
| JPH0923076A (ja) | 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ | |
| US7312525B2 (en) | Thermally enhanced package for an integrated circuit | |
| JPH0846134A (ja) | 半導体装置 | |
| JPS6221249A (ja) | 半導体装置 | |
| JPH04316357A (ja) | 樹脂封止型半導体装置 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH04346250A (ja) | 半導体装置 | |
| US6265769B1 (en) | Double-sided chip mount package | |
| JPH04219966A (ja) | 半導体素子 | |
| KR950006441Y1 (ko) | 고 발열용 반도체 패키지 | |
| JPH0555398A (ja) | 半導体装置 | |
| JPH07183433A (ja) | 半導体デバイス | |
| KR940011796B1 (ko) | 반도체장치 | |
| JPH05315470A (ja) | マルチチップモジュール | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JP3260422B2 (ja) | Ｉｃパッケージ | |
| JPH0287537A (ja) | 半導体装置 | |
| JPH04124860A (ja) | 半導体パッケージ | |
| JPH07221211A (ja) | 半導体装置 | |
| JPS6245159A (ja) | 半導体装置 | |
| JPH0294458A (ja) | 樹脂封止型半導体装置 | |
| JPS62250648A (ja) | 混成集積回路装置 | |
| JP2001237366A (ja) | 半導体装置 |