JPH0434636A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電子計算機において、入出力制御のための制
御語を格納した制御語メモリの高速アクセスを可能にす
る入出力制御装置に関する。

（従来の技術） 電子計算機には、そのパスライン上に何台かの入出力装
置が接続される。これらの入出力装置を同時に制御する
ために、入出力制御装置が設けられる。入出力制御装置
は、通常、マイクロプログラムにより動作し、そのマイ
クロプログラムが参照する制御語は、各入出力装置別に
制御語メモリに格納されてマイクロ命令によってアクセ
スされる。

第２図に、このような従来の入出力制御装置のブロック
図を示す。

図の装置には、制御語メモリ１′が設けられ、この制御
語メモリ１′は、パスライン２を介して、ブロックアド
レス指定部３及びアクセス制御部４によりアクセスされ
るよう構成されている。

制御語メモリ１″は、制御する複数の入出力装置に対応
したブロックに分割されている。各ブロックには、それ
ぞれ６４語の制御語が格納されるよう構成されている。

尚、図には、各入出力装置を機器番号○〜６３と表示す
るようにしている。従って、この制御語メモリ１′は、
次に示すアドレスでアクセスされる。

第３図は、制御語メモリアドレスを示す説明図である。

図のように、第２図の制御語メモリ１′は、上位６ビツ
トの機器番号と下位６ビツトのブロック内アドレスによ
ってアクセスされる。従って、第２図に示すように、パ
スライン２からは合計１２ビツトのアドレスが供給され
る。

一方、ブロックアドレス指定部３には、６ビツト構成の
機器番号レジスタ３ａが設けられている。この機器番号
レジスタ３ａには、６ビツトの機器番号がセットされ、
制御語メモリ１′中の何れかの制御語ブロックが選択さ
れて指定される。

アクセス制御部４は、実際には、マイクロ命令を格納し
たマイクロメモリ等から構成され、このアクセス制御部
４から６ビツト構成のブロック内アドレスが出力される
。これによって、制御語ブロック内の何れかの制御語が
選択されて、制御語メモリｌから読出される。

以上のようにして、入出力制御装置は、予め機器番号レ
ジスタ３ａにより所定の機器番号の入出力装置を選択す
ると共に、アクセス制御部４を介してブロック内アドレ
スな出力し、制御語メモリ１′から所定の制御語を順に
読出すよう動作する。

（発明が解決しようとする課題） ところで、入出力制御装置の高機能化、高性能化に伴な
い、制御語メモリに格納したい情報に、更に次のような
要求が発生している。

先ず、高機能化のために、各入出力制御装置の制御語を
更に増加したいという要求がある。また、入出力装置間
の制御スケジューリングを高度化し高性能化を図るため
、制御情報を全ての入出力装置で共有するためのエリア
を確保するという要求がある。また、高信頼化のため、
障害情報等を格納する全ての入出力装置に共通する共有
エリアを確保するという要求がある。

第４図には、上記のような要求を満たす従来の他の入出
力制御装置ブロック図を示す。

図の装置に設けられた制御語メモリ１には、第２図に示
した制御語メモリ１′の機器番号Ｏ〜機器番号６３まで
の制御語ブロックに加えて、各入出力装置毎に、制御語
格納のためのエリアを拡張した拡張制御語ブロックが設
けられている。また、この他に、各入出力装置で共有す
る共通ブロックが何ブロックか設けられている。

図中、基本的な制御語ブロックが格納された部分を制御
語ブロックエリア１ａと呼び、拡張制御語ブロックが格
納された部分を拡張制御語ブロックエリアｌｂと呼び、
共通ブロックが格納された部分を共通ブロックエリア１
ｃと呼ぶことにする。

このように、２種のブロックエリアを追加したことによ
り、この装置には、メモリアクセスのために、第２図の
装置に対し、エリアアドレス指定部５が追加されている
。このエリアアドレス指定部５には、２ビツト構成のエ
リア指定レジスタ５ａが設けられている。即ち、このエ
リア指定レジスタが“Ｏｏ”の場合には制御語ブロック
エリアｌａが指定され、“ｏｌ”の場合には拡張制御語
ブロックエリア１ｂが指定され、“ｌｏ“あるいは“１
１”の場合には共通ブロックエリア１ｃが指定される。

尚、図中、エリア指定のためのアドレスは、１０進法で
“０，１，２．３”と表示した。

このように、この装置では、制御語メモリ１をアクセス
するために、１４ビツトのアドレスが供給されることに
なる。

尚、ブロックアドレス指定部３及びアクセス制御部４の
構成と動作は、第２図に示したものと同一である。

ところが、第４図に示したような従来の他の入出力制御
装置においては、次のように制御語メモリのアクセス時
間が大きくなり、入出力制御装置の性能が劣化するとい
う問題があった。

先ず、アクセスに際し、ブロックアドレス指定部３の機
器番号レジスタ３ａにブロックアドレスをセットすると
共に、エリアアドレス指定部５のエリア指定レジスタ５
ａにエリアアドレスをセットしなければならない。これ
により、アドレスセットのための時間が、第２図の装置
に比べて長時間となる。尚、−旦機器番号が指定されれ
ば、マイクロ命令によるブロック内アドレスの切替えを
高速に行なうことができるのは、第２図のものと同様で
ある。

また、制御語ブロックエリア１ａにアクセスし、続いて
拡張制御語ブロックニリア１ｂにアクセスしようとする
場合、エリアアドレス指定部５のエリア指定レジスタ５
ａを再セットしなければならない。従って、同一の入出
力装置について、制御語ブロックエリア１ａのアクセス
と拡張制御語ブロックエリア１ｂのアクセスを、頻繁に
切替える必要が生じるような制御の場合、アクセス時間
が長くなるという問題がある。

また、共通ブロックエリアｌｃにアクセスする場合には
、機器番号と無関係に共通ブロックを選択指定するため
、エリアアドレス指定部５のエリア指定レジスタ５ａ、
及び、ブロックアドレス指定部３の機器番号レジスタ３
ａの内容を、共に再セットしなければならい。この場合
にも、アクセス時間が長くなるという難点がある。

このような問題を解決するために、例えばアクセス制御
部４から出力されるマイクロ命令に、エリアアドレスを
含めることも考えられる。しかしながら、この場合、マ
イクロ命令が２ビツト増加し、マイクロプログラムメモ
リが大幅に増大する恐れがある。また、たとえマイクロ
命令の２ビツト追加が可能であっても、共通ブロックエ
リア１ｃをアクセスする場合には、やはり、ブロックア
ドレス指定部３の機器番号レジスタ３ａを、再セットし
直す必要があり、十分な高速化は図れない。

本発明は以上の点に着目してなされたもので、入出力制
御装置の制御語メモリを拡張すると共に、そのアクセス
速度を高速化した入出力制御装置を提供することを目的
とするものである。

（課題を解決するための手段） 本発明の入出力制御装置は、入出力制御のための制御語
を格納した制御語メモリと、前記制御語メモリ中で、そ
れぞれ一群の制御語が格納された複数の制御語ブロック
のうち、何れかをアクセス対象として指定するために設
けられた複数のブロックアドレス指定部と、アクセス対
象となる前記制御語ブロックのブロック内アドレスを指
定すると共に、前記複数のブロックアドレス指定部の指
定のうち何れかを選択して有効にするアクセス制御部と
を備えたことを特徴とするものである。

（作用） 以上の入出力制御装置は、アクセス制御部から、ブロッ
ク内アドレスと共に、複数のブロックアドレス指定部の
選択用信号を出力する。一方、複数のブロックアドレス
指定部からは、それぞれ何れかの制御語ブロックや共通
ブロックをアクセス対象として指定するブロックアドレ
スが出力される。これらのブロックアドレスを、アクセ
ス制御部から出力されるマイクロ命令の内の、一部のビ
ットで切替えれば、マイクロ命令のビット数を著しく増
加させず、制御語メモリ中の広範囲の制御語ブロック等
を高速でアクセスすることができる。

（実施例） 以下、本発明を図の実施例を用いて詳細に説明する。

第１図は、本発明の入出力制御装置実施例を示すブロッ
ク図である。

図において、制御語メモリ１は、先に第４図で説明した
従来の入出力制御装置と同様に、例えば６４語の制御語
を格納する制御語ブロックを多数設けた構成とされてい
る。そして、複数の入出力制御装置に対応してそれぞれ
設けられた一群の基本的な制御語ブロックを、制御語ブ
ロックエリア１ａとし、制御語格納領域の拡張のために
設けられた一群の拡張制御語ブロックを、拡張制御語ブ
ロックエリアｌｂとし、各入出力装置の共有する制御語
を格納した幾つかの共通ブロックを、共通ブロックエリ
ア１ｃと呼ぶようにしている。

このような制御語メモリ１中から、所定の制御語を読出
すためには、図のように、エリア指定をＯ〜３までの内
から選択し、各ブロックエリア内でブロックを指定する
と共に、ブロック内アドレスを指定することになる。従
って、合計１４ビツトのアドレスによって１つのブロッ
クがアクセスされる。

制御語メモリ１は、パスライン２に接続されている。ま
た、このパスライン２には、２つのアンド、ゲート１４
．１５の出力が接続されている。

一方のアンドゲート１４には、第１のブロックアドレス
指定部１１の出力する８ビツトの信号が入力するよう結
線されている。また、もう一方のアンドゲート１５には
、第２のブロックアドレス指定部１２の出力する。８ビ
ツトの信号が入力するよう構成されている。また、パス
ライン２には、更に、アクセス制御部１３の出力する６
ビツト構成のブロック内アドレスが入力するよう構成さ
れている。

第１のブロックアドレス指定部１１は、エリア指定のた
めの内容“Ｏ”の上位２ビツトの信号と、機器番号指定
のための６ビツトの信号を格納する機器番号レジスタｌ
ｌａとにより構成されている。尚、この第１のブロック
アドレス指定部１１は、常に、制御語メモリ１の制御語
ブロックエリアｌａ中の制御語ブロックを指定する構成
とされている。

また、第２のブロックアドレス指定部１２には、拡張制
御語ブロックエリア１ｂあるいは共通ブロックエリアＩ
Ｃの、何れかの制御語ブロックを指定する８ビツト構成
の拡張エリアレジスタ１２ａが設けられている。

アクセス制御部１３は、例えばマイクロ命令を読出すマ
イクロメモリ等から構成され、そのマイクロ命令は、ブ
ロック内アドレス６ビツトと拡張エリア指定１ビツトか
ら構成されている。即ち、本発明の入出力装置では、マ
イクロ命令を１ビツト増加させている。そして、この拡
張エリア指定１３ｂは、アンドゲート１４に反転して入
力し、アンドゲート１５にそのまま入力するよう結線さ
れている。この結果、アンドゲート１４，１．５は、拡
張エリア指定１３ｂによって、常に必ず何れか一方が選
択されて開放され、第１のブロックアドレス指定部１１
の出力あるいは第２のブロックアドレス指定部１２の出
力の、何れか一方のみが有効になるよう構成されている
。

尚、ここで、この実施例に示す入出力装置は、次のよう
な動作上の特徴を加味して構成されている。

先ず、入出力装置の全ての処理で、制御語ブロックエリ
アｌａ中の制御語は頻繁にアクセスされる。一方、拡張
制御語ブロックエリアｌｂ中の情報と、共通ブロックエ
リア１ｃ中の情報は、入出力制御の特定の処理のみでア
クセスされ、かつ、同−処理内で、拡張制御語ブロック
エリア１ｂと共通ブロックエリア１ｃとが続いてアクセ
スされることは殆どない。この実施例では、装置のこの
ような動作の特徴を生かすために、２種のブロックアド
レス指定部１１．１２を設けている。

以上の装置は次のように動作する。

第５図には、第１図に示す制御語ブロックエリア１ａと
、拡張制御語ブロックエリア１ｂと、共通ブロックエリ
アＩＣに、それぞれアクセスする場合のブロックアドレ
ス指定内容と制御語メモリアドレスを図示した。

先ず、制御語ブロックエリア１ａをアクセスする場合に
は、エリア指定を“Ｏｏ”とし、機器番号及びブロック
内アドレスを指定する必要がある。従って、第１図の第
１のブロックアドレス指定部１１の機器番号レジスタｌ
ｌａに、所定の機器番号をセットし、拡張エリア指定１
３ｂによってアンドゲート１４を開放し、第１のブロッ
クアドレス指定部１１の出力を有効にする。同時に、ア
クセス制御部１３のブロック内アドレス１３ａを出力し
、指定された制御語ブロックのブロック内アドレスを指
定する。これにより、第５図（ａ）に示したアドレスが
制御語メモリ１に入力され、所定の制御語が読出される
。

また、拡張制御語ブロックエリア１ｂをアクセスする場
合には、第２のブロックアドレス指定部１２の拡張エリ
アレジスタ１２ａに対し、エリア指定“０１”を上位ビ
ットに含めた機器番号をセットする。ブロック内アドレ
スの指定は、制御語ブロックエリア１ａの場合と同様で
ある。これにより、第５図（ｂ）に示すようなアドレス
が制御語メモリ１に人力し、拡張制御語プロ・ンクのア
クセスが可能となる。

次に、共通ブロックエリアＩＣへのアクセスを行なう場
合、第２のブロックアドレス指定部１２の拡張エリアレ
ジスタ１２ａに、上位２ビツトについて、内容“１０”
あるいは“１１”のエリア指定を行なうと共に、残りの
６ビツトに共通ブロック番号をセットする。そして、ア
クセス制御部１３から拡張エリア指定１３ｂを出力し、
アンドゲート１４を閉じると共に、アンドゲート１５を
開放して、第２のブロックアドレス指定部１２の出力を
有効にする。これによって、共通ブロックエリアｌｃの
所定の共通ブロックがアクセスされる。

ここで、特定の入出力装置について、制御語ブロックエ
リアｌａ中の制御語と、拡張制御語ブロックエリア１ｂ
中の拡張制御語とを交互にアクセスする場合を考える。

この場合、第１のブロックアドレス指定部１１により、
制御語ブロックエリアｌａの当該機器用制御語ブロック
を指定すると共に、第２のブロックアドレス指定部１２
によって、拡張制御語ブロックエリア１ｂ中の当該機器
用制御語ブロックの指定を行なう。そして、アクセス制
御部１３から出力する拡張エリア指定を、必要に応じて
切替えることによって、第１のブロックアドレス指定部
１１あるいは第２のブロックアドレス指定部１２の、何
れか一方の出力を有効にする。この切替えは、マイクロ
命令のみによるため、レジスタへの機器番号等のセット
に比べ高速に行なうことができる。従って、制御語ブロ
ックエリア１ａと拡張制御語ブロックエリア１ｂとのア
クセスの切替えを高速に行なうことができる。

一方、制御語ブロックエリア１ａのアクセスと共通ブロ
ックエリアＩＣのアクセスの切替えを高速に行ないたい
場合には、第１のブロックアドレス指定部１１により、
制御語ブロックエリアの該当する機器番号用制御語ブロ
ックを指定すると共に、第２のブロックアドレス指定部
１２によって、共通ブロックエリアＩＣの所定の共通ブ
ロックを指定しておく。そして、先の説明と同様に、ア
クセス制御部１３において出力される拡張エリア指定１
３ｂを切替えて、何れかのアドレス指定部の出力を選択
的に有効にする。この場合も、レジスタへのセット動作
が含まれないため、高速に切替えを行なうことができる
。しかも、上記の実施例の場合、マイクロ命令の増加は
１ビツトで足りる。従って、マイクロメモリの著しい容
量拡大は防止できる。

本発明は以上の実施例に限定されない。

ブロックアドレス指定部は、２以上幾つ設けてもよく、
例えば４個以下なら、アクセス制御部１３の拡張エリア
指定のためのビット数をもう１ビツトだけ増加させれば
よい、また、制御語メモリ１中の制御語ブロックの数や
、ブロックエリアの数、容量等は、必要に応じて自由に
増減して差し支えなく、共通ブロックも、制御語ブロッ
クの一種として取扱ってよい。更に、何れのブロックア
ドレスの出力を有効にするかの回路は、ゲートやマルチ
プレクサ等、従来既知の種々の回路を用いて実現するこ
とが可能である。

（発明の効果） 以上説明した本発明の入出力制御装置は、複数のブロッ
クアドレス指定部によって、予め頻繁に切替えを行なう
べきブロックアドレスを指定しておき、これらの出力を
アクセス制御部１３から出力される選択信号によって選
択的に有効にするため、アドレス切替えの際のレジスタ
の再セットの要求が減少し、アクセス速度を高速化する
ことができる。また、アクセス制御部１３から出力され
るマイクロ命令のビット数増加は、比較的少なく抑えら
れるため、マイクロプログラム用メモリの増大も抑制で
きる。以上により、入出力制御装置の性能を、より高度
化、高速化することが可能となる。

【図面の簡単な説明】

第１図は本発明の入出力制御装置実施例を示すブロック
図、第２図は従来の入出力制御装置ブロック図、第３図
は制御語メモリアドレス説明図、第４図は従来の他の入
出力制御装置ブロック図、第５図はブロックアドレス指
定内容と制御語メモリアドレス説明図である。 １・・・制御語メモリ、 １ａ・・・制御語ブロックエリア、 １　ｂ−・・拡張制御語ブロックエリア、１ｃ・・・共
通ブロックエリア、２・・・パスライン、１１・・・第
１のブロックアドレス指定部、１２・・・第２のブロッ
クアドレス指定部、１３・・・アクセス制御部、 １４．１５−・・アンドゲート。 娃り入出力制御装置フ゛ロック園 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 入出力制御のための制御語を格納した制御語メモリと、 前記制御語メモリ中で、それぞれ一群の制御語が格納さ
   れた複数の制御語ブロックのうち、何れかをアクセス対
   象として指定するために設けられた複数のブロックアド
   レス指定部と、 アクセス対象となる前記制御語ブロックのブロック内ア
   ドレスを指定すると共に、前記複数のブロックアドレス
   指定部の指定のうち何れかを選択して有効にするアクセ
   ス制御部とを備えたことを特徴とする入出力制御装置。