JPS6049334B2 - 制御記憶装置 - Google Patents
制御記憶装置Info
- Publication number
- JPS6049334B2 JPS6049334B2 JP12462077A JP12462077A JPS6049334B2 JP S6049334 B2 JPS6049334 B2 JP S6049334B2 JP 12462077 A JP12462077 A JP 12462077A JP 12462077 A JP12462077 A JP 12462077A JP S6049334 B2 JPS6049334 B2 JP S6049334B2
- Authority
- JP
- Japan
- Prior art keywords
- segment
- memory
- read
- information
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004048 modification Effects 0.000 claims description 5
- 238000012986 modification Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
Description
【発明の詳細な説明】
本発明はマイクロプログラム制御方式のデータ処理装置
に使用される制御記憶装置に関する。
に使用される制御記憶装置に関する。
マイクロプログラム制御方式のデータ処理装置において
は、マイクロプログラムは読出し書込み可能なメモリ
（以下ＲＷＭと呼ぶ）に格納される場合と、読出し専用
メモリ（以下ＲＯＭと呼ぶ）に格納される場合とがある
。このようなマイクロプログラムを格納するメモリ装置
は、一般に制御記憶装置と呼ばれる。制御記憶装置にＲ
ＯＭを使用するか、ＲＷＭを使用するかは、それぞれの
素子の特質とデータ処理装置の用途などによつて決めら
れる。ＲＯＭはデータの不揮発性とデータの変更の困難
さを本質的にもつており、ＲＷＭに比べるとアクセス、
タイムが大きい。一方、ＲＷＭはデータの揮発性とデー
タの変更の容易さがあり、そしてアクセス・タイムは小
さい。ＲＯＭはデータの不揮発性の故に、一般に制御記
憶装置においてはマイクロプログラムの格納手段として
用いることが多い。しかし、このようなＲＯＭを用いる
場合には、記憶データの変更に当つてＲＯＭの書き直し
、またはＲＯＭの交換が必要となり、多くの時間と費用
を要する。このような問題はマイクロプログラム制御方
式の大きな特長の１つである処理の柔軟性を活かすのに
大きな障壁となる。上記のような問題を解決するために
、いくつかの手段が提供されており、例えば、ＲＷＭに
マイ）クロプログラムの変更内容を記憶させ、ＲＯＭ中
の変更されたワードがアクセスされたことを検出する手
段により、ＲＯＭからの出力の代りにＲＷＭからの出力
に切換える方式などがある。
は、マイクロプログラムは読出し書込み可能なメモリ
（以下ＲＷＭと呼ぶ）に格納される場合と、読出し専用
メモリ（以下ＲＯＭと呼ぶ）に格納される場合とがある
。このようなマイクロプログラムを格納するメモリ装置
は、一般に制御記憶装置と呼ばれる。制御記憶装置にＲ
ＯＭを使用するか、ＲＷＭを使用するかは、それぞれの
素子の特質とデータ処理装置の用途などによつて決めら
れる。ＲＯＭはデータの不揮発性とデータの変更の困難
さを本質的にもつており、ＲＷＭに比べるとアクセス、
タイムが大きい。一方、ＲＷＭはデータの揮発性とデー
タの変更の容易さがあり、そしてアクセス・タイムは小
さい。ＲＯＭはデータの不揮発性の故に、一般に制御記
憶装置においてはマイクロプログラムの格納手段として
用いることが多い。しかし、このようなＲＯＭを用いる
場合には、記憶データの変更に当つてＲＯＭの書き直し
、またはＲＯＭの交換が必要となり、多くの時間と費用
を要する。このような問題はマイクロプログラム制御方
式の大きな特長の１つである処理の柔軟性を活かすのに
大きな障壁となる。上記のような問題を解決するために
、いくつかの手段が提供されており、例えば、ＲＷＭに
マイ）クロプログラムの変更内容を記憶させ、ＲＯＭ中
の変更されたワードがアクセスされたことを検出する手
段により、ＲＯＭからの出力の代りにＲＷＭからの出力
に切換える方式などがある。
しかし、このような方法によると、ＲＯＭ内の任意のワ
ークドを変更するためには変更可能ワード数に対してＲ
ＷＭの記憶が多量に必要であつたり、ＲＯＭ内の変更ワ
ードがアクセスされたことを検出するためのハードウェ
アの規模が大きくなる等のため、経済的な装置によつて
多くのワードの変更を可能とすることは出来なかつた。
一方、マイクロプログラムの変更は１項目の変更に対し
て連続、または近接した数ワードにも及ぶことがあり、
従つて数項目のマイクロプログラムの変更を行うだけで
もその何倍かのワードの変更がともなう。これによつて
、従来の装置が非常に効率の低下した状態で使用されて
いることが判るであろう。本発明の目的は、簡単な構成
で、読出し専用メモリ内の任意の部分の変更ができ、か
つ多くのマイクロプログラムの変更項目に容易に対処で
きる経済的なデータ処理装置用の制御記憶装置を提供す
るにある。
ークドを変更するためには変更可能ワード数に対してＲ
ＷＭの記憶が多量に必要であつたり、ＲＯＭ内の変更ワ
ードがアクセスされたことを検出するためのハードウェ
アの規模が大きくなる等のため、経済的な装置によつて
多くのワードの変更を可能とすることは出来なかつた。
一方、マイクロプログラムの変更は１項目の変更に対し
て連続、または近接した数ワードにも及ぶことがあり、
従つて数項目のマイクロプログラムの変更を行うだけで
もその何倍かのワードの変更がともなう。これによつて
、従来の装置が非常に効率の低下した状態で使用されて
いることが判るであろう。本発明の目的は、簡単な構成
で、読出し専用メモリ内の任意の部分の変更ができ、か
つ多くのマイクロプログラムの変更項目に容易に対処で
きる経済的なデータ処理装置用の制御記憶装置を提供す
るにある。
本発明によれば、セグメント・アドレスとセグメント内
ワード・アドレスとからなるアドレス情報によつてアク
セスされる読出し専用メモリと、前記アドレス情報のう
ちのセグメント◆アドレスによつてアクセスされ、セグ
メント変更指示ビットと前記読出し専用メモリ内のセグ
メント数と等しいワード数の代替えセグメント・アドレ
スとを読出し及び書込む第１のメモリと、該第１のメモ
リから続出された代替えセグメント・アドレスと前記セ
グメント内ワード◆アドレスとによつてアクセスされ、
前記読出し専用メモリ内のセグメント数より少ないセグ
メント数よりなる変更セグメントの変更情報を読出し及
び書込む第２のメモリと、前記第１のメモリから読出さ
れるセグメント変更指示ビットに制御され、前記読出し
専用メモリからの読出し情報と前記第２のメモリからの
読出し情報とを選択的に切換えて出力する切換器と．に
よつて構成された制御記憶装置が得られる。
ワード・アドレスとからなるアドレス情報によつてアク
セスされる読出し専用メモリと、前記アドレス情報のう
ちのセグメント◆アドレスによつてアクセスされ、セグ
メント変更指示ビットと前記読出し専用メモリ内のセグ
メント数と等しいワード数の代替えセグメント・アドレ
スとを読出し及び書込む第１のメモリと、該第１のメモ
リから続出された代替えセグメント・アドレスと前記セ
グメント内ワード◆アドレスとによつてアクセスされ、
前記読出し専用メモリ内のセグメント数より少ないセグ
メント数よりなる変更セグメントの変更情報を読出し及
び書込む第２のメモリと、前記第１のメモリから読出さ
れるセグメント変更指示ビットに制御され、前記読出し
専用メモリからの読出し情報と前記第２のメモリからの
読出し情報とを選択的に切換えて出力する切換器と．に
よつて構成された制御記憶装置が得られる。
次に、本発明による制御記憶装置の実施例について、第
１図による構成図を参照しつつ具体的に説明する。図に
おいて、例えば、ＲＯＭは２１３ワード×１６ビットの
読出し専用メモリであり、ＲＷＭｌは７ワード×５ビッ
トの読出し書込み可能なメモリであり、ＲＷＭ２は７ワ
ード×１６ビットの読出し書込み可能なメモリである。
ＲＯＭは９ビットのセグメント◆アドレス情報の入力ラ
イン１００と４ビットのセグメント内ワード●アドレス
４情報の入力ライン１０１とによつてアクセスされ、１
６ビットの出力情報をライン１０２に導く。ＲＷＭｌは
セグメント・アドレス情報の入力ライン１００によつて
アクセスされ、入力情報ライン２００によつて与えられ
る代替セグメント・アドレス情報と１ビットのセグメン
ト変更指示ビットを記憶し、情報ライン２０１に代替セ
グメント・アドレス情報を、また情報ライン２０２にセ
グメント変更指示情報を出力する。ＲＷＭ２はＲＷＭｌ
によつて読出された代替セグメント●アドレス情報の出
力ライン２０１と前記セグメント内ワード●アドレス情
報の入力ライン１０１とによつてアクセスされ、情報ラ
イン３００によつて与へらフれる１６ビットの変更セグ
メントの内容を記憶し、出力情報をライン３０１に導く
。出力情報ライン１０２と３０１とを介してそれぞれ導
かれた出力は、切換器ＭＰＸに加えられ、別に導かれた
セグメント変更指示情報ライン２０２の制御信号がオフ
７であれば、■Ａの出力ライン４００へはＲＯＭの出力
情報を出力し、ライン２０２の信号がオンの場合には、
ＲＷＭ２の出力情報を出力する。上記のように、ＲＷＭ
ｌはＲＯＭのセグメント・アドレス情報の入力ライン１
００を介してのみア）クセスされることから判るように
、ＲＯＭ内のセグメント数に等しいワード数を持つてい
る。マイクロプログラムに変更の必要がない場合、ＲＷ
Ｍｌの全ワードのセグメント変更指示ビットは６４『２
に設定され、代替セグメント●アドレスは、通常全ビッ
ト゜゜０゛に設定される。
１図による構成図を参照しつつ具体的に説明する。図に
おいて、例えば、ＲＯＭは２１３ワード×１６ビットの
読出し専用メモリであり、ＲＷＭｌは７ワード×５ビッ
トの読出し書込み可能なメモリであり、ＲＷＭ２は７ワ
ード×１６ビットの読出し書込み可能なメモリである。
ＲＯＭは９ビットのセグメント◆アドレス情報の入力ラ
イン１００と４ビットのセグメント内ワード●アドレス
４情報の入力ライン１０１とによつてアクセスされ、１
６ビットの出力情報をライン１０２に導く。ＲＷＭｌは
セグメント・アドレス情報の入力ライン１００によつて
アクセスされ、入力情報ライン２００によつて与えられ
る代替セグメント・アドレス情報と１ビットのセグメン
ト変更指示ビットを記憶し、情報ライン２０１に代替セ
グメント・アドレス情報を、また情報ライン２０２にセ
グメント変更指示情報を出力する。ＲＷＭ２はＲＷＭｌ
によつて読出された代替セグメント●アドレス情報の出
力ライン２０１と前記セグメント内ワード●アドレス情
報の入力ライン１０１とによつてアクセスされ、情報ラ
イン３００によつて与へらフれる１６ビットの変更セグ
メントの内容を記憶し、出力情報をライン３０１に導く
。出力情報ライン１０２と３０１とを介してそれぞれ導
かれた出力は、切換器ＭＰＸに加えられ、別に導かれた
セグメント変更指示情報ライン２０２の制御信号がオフ
７であれば、■Ａの出力ライン４００へはＲＯＭの出力
情報を出力し、ライン２０２の信号がオンの場合には、
ＲＷＭ２の出力情報を出力する。上記のように、ＲＷＭ
ｌはＲＯＭのセグメント・アドレス情報の入力ライン１
００を介してのみア）クセスされることから判るように
、ＲＯＭ内のセグメント数に等しいワード数を持つてい
る。マイクロプログラムに変更の必要がない場合、ＲＷ
Ｍｌの全ワードのセグメント変更指示ビットは６４『２
に設定され、代替セグメント●アドレスは、通常全ビッ
ト゜゜０゛に設定される。
もし、マイクロプログラムに変更の必要が生じた時には
、ＲＯＭ内の変更セグメントに対応するＲＷＭｌ内のワ
ードに、変更セグメントの内容を格納するＲＷＭ２をア
クセスするための代替セグメント・アドレスと、符号“
１゛に付勢されたセグメント変更指示ビットとが情報ラ
イン２００を通して書き込まれる。ＲＷＭ２内の変更セ
グメントを格納するセグメントには、変更後のセグメン
トの内容が情報ライン３００を通して書き込まれる。な
お、変更セグメント格納用セグメントの選択はＲＷＭ２
内の未使用セグメントを使用することによつて任意に選
べるようになつている。次に、本制御記憶装置における
読出し動作について説明すると、マイクロプログラムの
変更のない場合、アドレス情報の入力ライン１００と１
０１とによつてアクセスされたＲＯＭからの読み出し情
報は情報ライン１０２を通してＭＰＸの一方に入力され
る。一方、ＲＷＭｌはアドレス情報ライン１００によつ
てアクセスされるが、セグメン卜変更指示ビットは常に
゜“０゛であるから、■■はＲＯＭの読出し情報を読出
し情報ライン４００へ出力する。このように、マイクロ
プログラムに変更がない場合にはＲＯＭ内に記憶された
マイクロ命令が出力される。次にマイクロプログラムに
変更がある場合について説明する。この場合においても
、ＲＯＭ内の変更されていないセグメントがアクセスさ
れたときには、前述のマイクロプログラムの変更のない
場合の読出し動作と同様にＲＯＭ内のマイクロプログラ
ムが読出される。これに反し、ＲＯＭ内の変更セグメン
トがアクセスされると、変更セグメントに該当するＲＷ
Ｍｌ内のワードに記憶されたセグメント変更指示情報お
よび代替セグメント・アドレスが読出される。従つて情
報ライン２０２はオンになる。ＲＷＭ２は代替セグメン
ト●アドレスおよびセグメント内ワード・アドレス情報
とによつてアクセスされ、記憶している変更セグメント
の内容をライン３０１に出力する。この時、セグメント
変更情報ライン２０２は前述の如くオンであるから、読
出し情報ライン４００へはＲＷＭ２の出力情報が導かれ
る。このように変更セグメントがアクセスされると、Ｒ
ＯＭの出力情報の代りにＲＷＭ２の出力情報が出力とし
て読出される。本発明は以上に説明したように、マイク
ロプログラムの変更をセグメント単位で扱い、プログラ
ムの変更後のセグメントの内容をＲＷＭ２に格納し、Ｒ
ＷＭｌにより変更が行なわれたセグメントへのアクセス
を検出するとともに、ＲＷＭ２内における変更後のセグ
メントの格納位置を知つてＲＯＭの記憶情報の代りにＲ
ＷＭ２の記憶情報を読出すことにより、ハードウェアの
簡単な構成で実質的に多くのマイクロプログラムの変更
に対処しうる点において、その得られる効果は大きい。
、ＲＯＭ内の変更セグメントに対応するＲＷＭｌ内のワ
ードに、変更セグメントの内容を格納するＲＷＭ２をア
クセスするための代替セグメント・アドレスと、符号“
１゛に付勢されたセグメント変更指示ビットとが情報ラ
イン２００を通して書き込まれる。ＲＷＭ２内の変更セ
グメントを格納するセグメントには、変更後のセグメン
トの内容が情報ライン３００を通して書き込まれる。な
お、変更セグメント格納用セグメントの選択はＲＷＭ２
内の未使用セグメントを使用することによつて任意に選
べるようになつている。次に、本制御記憶装置における
読出し動作について説明すると、マイクロプログラムの
変更のない場合、アドレス情報の入力ライン１００と１
０１とによつてアクセスされたＲＯＭからの読み出し情
報は情報ライン１０２を通してＭＰＸの一方に入力され
る。一方、ＲＷＭｌはアドレス情報ライン１００によつ
てアクセスされるが、セグメン卜変更指示ビットは常に
゜“０゛であるから、■■はＲＯＭの読出し情報を読出
し情報ライン４００へ出力する。このように、マイクロ
プログラムに変更がない場合にはＲＯＭ内に記憶された
マイクロ命令が出力される。次にマイクロプログラムに
変更がある場合について説明する。この場合においても
、ＲＯＭ内の変更されていないセグメントがアクセスさ
れたときには、前述のマイクロプログラムの変更のない
場合の読出し動作と同様にＲＯＭ内のマイクロプログラ
ムが読出される。これに反し、ＲＯＭ内の変更セグメン
トがアクセスされると、変更セグメントに該当するＲＷ
Ｍｌ内のワードに記憶されたセグメント変更指示情報お
よび代替セグメント・アドレスが読出される。従つて情
報ライン２０２はオンになる。ＲＷＭ２は代替セグメン
ト●アドレスおよびセグメント内ワード・アドレス情報
とによつてアクセスされ、記憶している変更セグメント
の内容をライン３０１に出力する。この時、セグメント
変更情報ライン２０２は前述の如くオンであるから、読
出し情報ライン４００へはＲＷＭ２の出力情報が導かれ
る。このように変更セグメントがアクセスされると、Ｒ
ＯＭの出力情報の代りにＲＷＭ２の出力情報が出力とし
て読出される。本発明は以上に説明したように、マイク
ロプログラムの変更をセグメント単位で扱い、プログラ
ムの変更後のセグメントの内容をＲＷＭ２に格納し、Ｒ
ＷＭｌにより変更が行なわれたセグメントへのアクセス
を検出するとともに、ＲＷＭ２内における変更後のセグ
メントの格納位置を知つてＲＯＭの記憶情報の代りにＲ
ＷＭ２の記憶情報を読出すことにより、ハードウェアの
簡単な構成で実質的に多くのマイクロプログラムの変更
に対処しうる点において、その得られる効果は大きい。
第１図は本発明による制御記憶装置の実施例を示す構成
図である。
図である。
Claims (1)
- １ セグメント・アドレスとセグメント内ワード・アド
レスとからなるアドレス情報によつてアクセスされる読
出し専用メモリと、前記アドレス情報のうちのセグメン
ト・アドレスによつてアクセスされ、セグメント変更指
示ビットと前記読出し専用メモリ内のセグメント数と等
しいワード数の代替えセグメント・アドレスとを読出し
及び書込む第１のメモリと、該第１のメモリから読出さ
れた代替えセグメント・アドレスと前記セグメント内ワ
ード・アドレスとによつてアクセスされ、前記読出し専
用メモリ内のセグメント数より少ないセグメント数より
なる変更セグメントの変更情報を読出し及び書込む第２
のメモリと、前記第１のメモリから読出されるセグメン
ト変更指示ビットに制御され、前記読出し専用メモリか
らの読出し情報と前記第２のメモリからの読出し情報と
を選択的に切換えて出力する切換器とによつて構成され
た制御記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12462077A JPS6049334B2 (ja) | 1977-10-19 | 1977-10-19 | 制御記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12462077A JPS6049334B2 (ja) | 1977-10-19 | 1977-10-19 | 制御記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5458316A JPS5458316A (en) | 1979-05-11 |
| JPS6049334B2 true JPS6049334B2 (ja) | 1985-11-01 |
Family
ID=14889915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12462077A Expired JPS6049334B2 (ja) | 1977-10-19 | 1977-10-19 | 制御記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049334B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207949A (en) * | 1981-06-17 | 1982-12-20 | Tokyo Electric Co Ltd | Memory controller |
| JPS5843038A (ja) * | 1981-09-07 | 1983-03-12 | Nec Corp | 制御記憶装置 |
| JPS60138656A (ja) * | 1983-12-27 | 1985-07-23 | Mitsubishi Electric Corp | 記憶装置の符号変換方式 |
-
1977
- 1977-10-19 JP JP12462077A patent/JPS6049334B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5458316A (en) | 1979-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4118773A (en) | Microprogram memory bank addressing system | |
| KR900003591B1 (ko) | 데이터 처리장치 | |
| US4467415A (en) | High-speed microprogram control apparatus with decreased control storage requirements | |
| US4446517A (en) | Microprogram memory with page addressing and address decode in memory | |
| US3958221A (en) | Method and apparatus for locating effective operand of an instruction | |
| US4188662A (en) | Address converter in a data processing apparatus | |
| US3840864A (en) | Multiple memory unit controller | |
| JPH0731626B2 (ja) | プロセツサ−を高容量記憶装置に接続するための電子回路 | |
| JPS6122817B2 (ja) | ||
| US4212060A (en) | Method and apparatus for controlling the sequence of instructions in stored-program computers | |
| JPS6049334B2 (ja) | 制御記憶装置 | |
| US5564057A (en) | Microprocessor architecture which facilitates input/output utilizing pairs of registers which the same address | |
| JPS588357A (ja) | 制御記憶装置 | |
| EP0058271A1 (en) | Shared use of microprocessor memory fields | |
| JPH0310129B2 (ja) | ||
| JPS6227414B2 (ja) | ||
| JPS586970B2 (ja) | Ｒｏｍアドレスのシ−ケンス制御方式 | |
| JP2906449B2 (ja) | ビットマップディスプレイ制御装置 | |
| JPH0778730B2 (ja) | 情報処理装置 | |
| JPH0434636A (ja) | 入出力制御装置 | |
| SU864336A1 (ru) | Логическое запоминающее устройство | |
| GB1195569A (en) | Data Processing | |
| JPS6320631A (ja) | レジスタ選択方式 | |
| JPS6327795B2 (ja) | ||
| JPS58111171A (ja) | メモリアクセス方式 |