JPH0434637A - 情報処理装置の入出力起動方式 - Google Patents
情報処理装置の入出力起動方式Info
- Publication number
- JPH0434637A JPH0434637A JP13991690A JP13991690A JPH0434637A JP H0434637 A JPH0434637 A JP H0434637A JP 13991690 A JP13991690 A JP 13991690A JP 13991690 A JP13991690 A JP 13991690A JP H0434637 A JPH0434637 A JP H0434637A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- microprogram
- processing device
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004913 activation Effects 0.000 claims description 32
- 230000010365 information processing Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 239000000284 extract Substances 0.000 claims description 7
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置にて、入出力装置へのアクセスパ
スを選択して入出力動作を行うための入出力起動方式に
関するものである。
スを選択して入出力動作を行うための入出力起動方式に
関するものである。
〔従来の技術］
従来の情報処理装置の入出力起動方式では、中央処理装
置および入出力処理装置がアクセス可能な記憶装置の共
通領域に待ち行列を設け、中央処理装置からの入出力動
作の起動要求をその待ち行列に接続する。そして入出力
処理装置はその待ち行列から順次起動要求を抜き出し、
アクセスパスを選択して入出力動作を実行するようにな
っていた。
置および入出力処理装置がアクセス可能な記憶装置の共
通領域に待ち行列を設け、中央処理装置からの入出力動
作の起動要求をその待ち行列に接続する。そして入出力
処理装置はその待ち行列から順次起動要求を抜き出し、
アクセスパスを選択して入出力動作を実行するようにな
っていた。
上述した入出力処理装置はマイクロプログラムにより制
御されるが、近年、このマイクロプログラム制御の階層
化が進んでいる。そして階層化されたマイクロプログラ
ム制御のもとでは、上述したアクセスパスの選択処理は
最上層のマイクロプログラムが担当する。
御されるが、近年、このマイクロプログラム制御の階層
化が進んでいる。そして階層化されたマイクロプログラ
ム制御のもとでは、上述したアクセスパスの選択処理は
最上層のマイクロプログラムが担当する。
ところで最上層のマイクロプログラムがアクセスパスの
選択処理を行うとき、最上層のマイクロプログラムはチ
ャンネルが使用中か否かを確認するため、最下層のマイ
クロプログラムの状態を随時調べる。しかしその結果マ
イクロプログラム間の通信が複雑となり、マイクロプロ
グラム制御の階層化のメリットを活かせなくなっている
。
選択処理を行うとき、最上層のマイクロプログラムはチ
ャンネルが使用中か否かを確認するため、最下層のマイ
クロプログラムの状態を随時調べる。しかしその結果マ
イクロプログラム間の通信が複雑となり、マイクロプロ
グラム制御の階層化のメリットを活かせなくなっている
。
最上層のマイクロプログラムが、チャンネルの使用・否
使用を認識することなくアクセスパスの選択処理を行う
ようにすることも可能であるが、その場合には下層マイ
クロプログラムに対する入出力動作の起動要求通信が無
駄に発生することになり、やはりマイクロプログラム制
御の階層化のメリットを活かせない。
使用を認識することなくアクセスパスの選択処理を行う
ようにすることも可能であるが、その場合には下層マイ
クロプログラムに対する入出力動作の起動要求通信が無
駄に発生することになり、やはりマイクロプログラム制
御の階層化のメリットを活かせない。
本発明の目的は、このような問題を解決し、マイクロプ
ログラム間の通信が複雑化することがなく、また下層マ
イクロプログラムへの無駄な起動要求通信が発生するこ
とのない情報処理装置の入出力起動方式を提供すること
にある。
ログラム間の通信が複雑化することがなく、また下層マ
イクロプログラムへの無駄な起動要求通信が発生するこ
とのない情報処理装置の入出力起動方式を提供すること
にある。
本発明は、入出力装置へのアクセスパスを選択して入出
力動作を実行する入出力処理装置を備えた情報処理装置
の入出力起動方式において、中央処理装置および前記入
出力処理装置によりアクセスされる第１の記憶装置と、 前記入出力処理装置によりアクセスされる第２の記憶装
置とを設け、 前記第１の記憶装置に、入出力動作の起動要求を接続す
るための第１の待ち行列群を、前記第２の記憶装置に、
入出力動作の起動要求を接続するための第２の待ち行列
群をそれぞれ設け、前記入出力処理装置に、 前記第２の待ち行列群から前記起動要求を抜き出し、前
記入出力装置へのアクセスパスを選択して入出力動作を
実行する１つまたは複数の第１のチャンネル制御部と、 前記中央処理装置からの入出力動作の起動要求を、前記
第１の待ち行列群から抜き出して前記入出力装置へのア
クセスパスを選択し、そのアクセスパスを持つ前記第１
のチャンネル制御部を選択して前記第２の待ち行列群に
入出力動作の起動要求を接続し、選択した前記第１のチ
ャンネル制御部に入出力動作の起動要求を通知する第２
のチャンネル制御部とを設けることを特徴とする。
力動作を実行する入出力処理装置を備えた情報処理装置
の入出力起動方式において、中央処理装置および前記入
出力処理装置によりアクセスされる第１の記憶装置と、 前記入出力処理装置によりアクセスされる第２の記憶装
置とを設け、 前記第１の記憶装置に、入出力動作の起動要求を接続す
るための第１の待ち行列群を、前記第２の記憶装置に、
入出力動作の起動要求を接続するための第２の待ち行列
群をそれぞれ設け、前記入出力処理装置に、 前記第２の待ち行列群から前記起動要求を抜き出し、前
記入出力装置へのアクセスパスを選択して入出力動作を
実行する１つまたは複数の第１のチャンネル制御部と、 前記中央処理装置からの入出力動作の起動要求を、前記
第１の待ち行列群から抜き出して前記入出力装置へのア
クセスパスを選択し、そのアクセスパスを持つ前記第１
のチャンネル制御部を選択して前記第２の待ち行列群に
入出力動作の起動要求を接続し、選択した前記第１のチ
ャンネル制御部に入出力動作の起動要求を通知する第２
のチャンネル制御部とを設けることを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の入出力起動方式にもとづいて構成した
情報処理装置の一実施例を示すブロック図である６図中
、１は中央処理装置、２は中央処理装置１に接続された
主記憶装置、３１．３２は中央処理装置１および主記憶
装置２に接続された入出力処理装置である。そして７．
８はそれぞれ主記憶装置２に設けられた第１の待ち行列
群および第２の待ち行列群である。また４は入出力処理
装置３１に設けられた第２のチャンネル制御部、５１．
５２は第２のチャンネル制御部４に接続された第１のチ
ャンネル制御部である。第１のチャンネル制御部５１．
５２には複数のチャンネルが接続されており、チャンネ
ル６は第１のチャンネル制御部５１に接続されたチャン
ネルの一つである。
情報処理装置の一実施例を示すブロック図である６図中
、１は中央処理装置、２は中央処理装置１に接続された
主記憶装置、３１．３２は中央処理装置１および主記憶
装置２に接続された入出力処理装置である。そして７．
８はそれぞれ主記憶装置２に設けられた第１の待ち行列
群および第２の待ち行列群である。また４は入出力処理
装置３１に設けられた第２のチャンネル制御部、５１．
５２は第２のチャンネル制御部４に接続された第１のチ
ャンネル制御部である。第１のチャンネル制御部５１．
５２には複数のチャンネルが接続されており、チャンネ
ル６は第１のチャンネル制御部５１に接続されたチャン
ネルの一つである。
次に第２図および第３図に示すフローチャートを用いて
動作を説明する。中央処理装置１が入出力動作の起動要
求を発行すると、それは主記憶装置２内にある第１の待
ち行列群７に接続され、また起動要求が発行されたこと
が例えば入出力処理装置３１に通知される。この通知は
入出力処理装置３１内の第２のチャンネル制御部４によ
り受は取られ、第２のチャンネル制御部４は第１の待ち
行列群７から起動要求を抜き出しくステップ１０１）、
起動要求により指定された入出力装置に対する任意のア
クセスパスを一本遺択する（ステップ１０２）。
動作を説明する。中央処理装置１が入出力動作の起動要
求を発行すると、それは主記憶装置２内にある第１の待
ち行列群７に接続され、また起動要求が発行されたこと
が例えば入出力処理装置３１に通知される。この通知は
入出力処理装置３１内の第２のチャンネル制御部４によ
り受は取られ、第２のチャンネル制御部４は第１の待ち
行列群７から起動要求を抜き出しくステップ１０１）、
起動要求により指定された入出力装置に対する任意のア
クセスパスを一本遺択する（ステップ１０２）。
ここで白人出力処理装置３１の配下に指定された入出力
装置に対するアクセス可能なアクセスパスが存在するか
否かを調べ（ステップ１０３）、存在しないときは再び
第１の待ち行列群７に起動要求を接続するが（ステップ
１０７）、配下に指定された入出力装置に対するアクセ
ス可能なアクセスパスが存在するときは、選択したアク
セスパスがどの第１のチャンネル制御部の配下に存在す
るかを認識して例えば第１のチャンネル制御部５１を選
択しくステップ１０４）、主記憶装置２にある第２の待
ち行列群８に起動要求を接続する（ステップ１０５）と
ともに、選択した第１のチャンネル制御部５１に起動要
求を通知する（ステップ１０６）。
装置に対するアクセス可能なアクセスパスが存在するか
否かを調べ（ステップ１０３）、存在しないときは再び
第１の待ち行列群７に起動要求を接続するが（ステップ
１０７）、配下に指定された入出力装置に対するアクセ
ス可能なアクセスパスが存在するときは、選択したアク
セスパスがどの第１のチャンネル制御部の配下に存在す
るかを認識して例えば第１のチャンネル制御部５１を選
択しくステップ１０４）、主記憶装置２にある第２の待
ち行列群８に起動要求を接続する（ステップ１０５）と
ともに、選択した第１のチャンネル制御部５１に起動要
求を通知する（ステップ１０６）。
次に、起動要求の通知を受けた第１のチャンネル制御部
５１は、第２の待ち行列群８より起動要求を抜き出しく
ステップ２０１）、第１のチャンネル制御部５１の配下
にある選択された入出力装置へのアクセス可能なアクセ
スパスの中から任意のアクセスパスを選択する（ステッ
プ２０２）、ここで選択したアクセスパスが使用できる
か否かを調べ（ステップ２０３）、チャンネル使用中な
どのため使用できないときは第２の待ち行列群８に再び
接続する（ステップ２０５）が、使用できるときは、入
出力動作を実行する（ステップ２０４）。
５１は、第２の待ち行列群８より起動要求を抜き出しく
ステップ２０１）、第１のチャンネル制御部５１の配下
にある選択された入出力装置へのアクセス可能なアクセ
スパスの中から任意のアクセスパスを選択する（ステッ
プ２０２）、ここで選択したアクセスパスが使用できる
か否かを調べ（ステップ２０３）、チャンネル使用中な
どのため使用できないときは第２の待ち行列群８に再び
接続する（ステップ２０５）が、使用できるときは、入
出力動作を実行する（ステップ２０４）。
このように本発明の入出力処理方式を採用した情報処理
装置では、チャンネルが使用中か否かは下層のマイクロ
プログラムにより制御される第１のチャンネル制御部５
１ （５２）によってチエツクされ、最上層のマイクロ
プログラムにより制御される第２のチャンネル制御部４
はチャンネルが使用中か否かを認識する必要がない、そ
のため最上層のマイクロプログラムは下層のマイクロプ
ログラムの状態を調べる必要がな（、マイクロプログラ
ム間の通信が複雑化することがない。また従来のように
最上層のマイクロプログラムによる無駄な起動要求通信
も生じない。さらに最上層のマイクロプログラムの負荷
が減少するので、入出力処理装置３Ｈ３２）全体の処理
性能が向上する。
装置では、チャンネルが使用中か否かは下層のマイクロ
プログラムにより制御される第１のチャンネル制御部５
１ （５２）によってチエツクされ、最上層のマイクロ
プログラムにより制御される第２のチャンネル制御部４
はチャンネルが使用中か否かを認識する必要がない、そ
のため最上層のマイクロプログラムは下層のマイクロプ
ログラムの状態を調べる必要がな（、マイクロプログラ
ム間の通信が複雑化することがない。また従来のように
最上層のマイクロプログラムによる無駄な起動要求通信
も生じない。さらに最上層のマイクロプログラムの負荷
が減少するので、入出力処理装置３Ｈ３２）全体の処理
性能が向上する。
なおこの実施例では入出力処理装置および第１のチャン
ネル制御部の数をいずれも２としたが、これは−例であ
り、それぞれ必要に応じて任意の数とすることができる
。
ネル制御部の数をいずれも２としたが、これは−例であ
り、それぞれ必要に応じて任意の数とすることができる
。
以上説明したように本発明は、入出力装置へのアクセス
パスを選択して入出力動作を実行する入出力処理装置を
備えた情報処理装置の入出力起動方式において、中央処
理装置および入出力処理装置によりアクセスされる第１
の記憶装置と、入出力処理装置によりアクセスされる第
２の記憶装置とを設け、第１の記憶装置に、入出力動作
の起動要求を接続するための第１の待ち行列群と、第２
の記憶装置に、入出力動作の起動要求を接続するための
第２の待ち行列群をそれぞれ設け、入出力処理装置に、
第２の待ち行列群から起動要求を抜き出し、入出力装置
へのアクセスパスを選択して入出力動作を実行する１つ
または複数の第１のチャンネル制御部と、中央処理装置
からの入出力動作の起動要求を、第１の待ち行列群から
抜き出して入出力装置へのアクセスパスを選択し、その
アクセスパスを持つ第１のチャンネル制御部を選択して
第２の待ち行列群に入出力動作の起動要求を接続し、選
択した第１のチャンネル制御部に入出力動作の起動要求
を通知する第２のチャンネル制御部とを設けることを特
徴とする。
パスを選択して入出力動作を実行する入出力処理装置を
備えた情報処理装置の入出力起動方式において、中央処
理装置および入出力処理装置によりアクセスされる第１
の記憶装置と、入出力処理装置によりアクセスされる第
２の記憶装置とを設け、第１の記憶装置に、入出力動作
の起動要求を接続するための第１の待ち行列群と、第２
の記憶装置に、入出力動作の起動要求を接続するための
第２の待ち行列群をそれぞれ設け、入出力処理装置に、
第２の待ち行列群から起動要求を抜き出し、入出力装置
へのアクセスパスを選択して入出力動作を実行する１つ
または複数の第１のチャンネル制御部と、中央処理装置
からの入出力動作の起動要求を、第１の待ち行列群から
抜き出して入出力装置へのアクセスパスを選択し、その
アクセスパスを持つ第１のチャンネル制御部を選択して
第２の待ち行列群に入出力動作の起動要求を接続し、選
択した第１のチャンネル制御部に入出力動作の起動要求
を通知する第２のチャンネル制御部とを設けることを特
徴とする。
したがって本発明の入出力処理方式を採用した情報処理
装置では、チャンネルが使用中か否かは下層のマイクロ
プログラムにより制御される第１のチャンネル制御部に
よってチエツクされ、最上層のマイクロプログラムによ
り制御される第２のチャンネル制御部はチャンネルが使
用中が否かを認識する必要がない。そのため最上層のマ
イクロプログラムは下層のマイクロプログラムの状態を
調べる必要がなく、マイクロプログラム間の通信が複雑
化することがない。また従来のように最上層のマイクロ
プログラムによる無駄な起動要求通信も生じない、さら
に最上層のマイクロプログラムの負荷が減少するので、
入出力処理装置全体の処理性能が向上する。
装置では、チャンネルが使用中か否かは下層のマイクロ
プログラムにより制御される第１のチャンネル制御部に
よってチエツクされ、最上層のマイクロプログラムによ
り制御される第２のチャンネル制御部はチャンネルが使
用中が否かを認識する必要がない。そのため最上層のマ
イクロプログラムは下層のマイクロプログラムの状態を
調べる必要がなく、マイクロプログラム間の通信が複雑
化することがない。また従来のように最上層のマイクロ
プログラムによる無駄な起動要求通信も生じない、さら
に最上層のマイクロプログラムの負荷が減少するので、
入出力処理装置全体の処理性能が向上する。
第１図は本発明の入出力起動方式にもとづいて構成した
情報処理装置の一実施例を示すブロック図、 第２図と第３図は第１図に示した情報処理装置の動作を
説明するためのフローチャート図である。 １・・・・・中央処理装置 ２・・・・・主記憶装置 ４・・・・・第２のチャンネル制御部 ６・・・・・チャンネル ７・・・・・第１の待ち行列群 ８・・・・・第２の待ち行列群 ３１、３２・・・入出力処理装置
情報処理装置の一実施例を示すブロック図、 第２図と第３図は第１図に示した情報処理装置の動作を
説明するためのフローチャート図である。 １・・・・・中央処理装置 ２・・・・・主記憶装置 ４・・・・・第２のチャンネル制御部 ６・・・・・チャンネル ７・・・・・第１の待ち行列群 ８・・・・・第２の待ち行列群 ３１、３２・・・入出力処理装置
Claims (1)
- （１）入出力装置へのアクセスパスを選択して入出力動
作を実行する入出力処理装置を備えた情報処理装置の入
出力起動方式において、 中央処理装置および前記入出力処理装置によりアクセス
される第１の記憶装置と、 前記入出力処理装置によりアクセスされる第２の記憶装
置とを設け、 前記第１の記憶装置に、入出力動作の起動要求を接続す
るための第１の待ち行列群を、前記第２の記憶装置に、
入出力動作の起動要求を接続するための第２の待ち行列
群をそれぞれ設け、 前記入出力処理装置に、 前記第２の待ち行列群から前記起動要求を抜き出し、前
記入出力装置へのアクセスパスを選択して入出力動作を
実行する１つまたは複数の第１のチャンネル制御部と、 前記中央処理装置からの入出力動作の起動要求を、前記
第１の待ち行列群から抜き出して前記入出力装置へのア
クセスパスを選択し、そのアクセスパスを持つ前記第１
のチャンネル制御部を選択して前記第２の待ち行列群に
入出力動作の起動要求を接続し、選択した前記第１のチ
ャンネル制御部に入出力動作の起動要求を通知する第２
のチャンネル制御部とを設けることを特徴とする情報処
理装置の入出力起動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13991690A JPH0434637A (ja) | 1990-05-31 | 1990-05-31 | 情報処理装置の入出力起動方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13991690A JPH0434637A (ja) | 1990-05-31 | 1990-05-31 | 情報処理装置の入出力起動方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0434637A true JPH0434637A (ja) | 1992-02-05 |
Family
ID=15256636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13991690A Pending JPH0434637A (ja) | 1990-05-31 | 1990-05-31 | 情報処理装置の入出力起動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0434637A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6254098A (ja) * | 1985-09-02 | 1987-03-09 | Tateyama Alum Ind Co Ltd | アルミニウム又はアルミニウム合金の有色電着塗装方法 |
-
1990
- 1990-05-31 JP JP13991690A patent/JPH0434637A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6254098A (ja) * | 1985-09-02 | 1987-03-09 | Tateyama Alum Ind Co Ltd | アルミニウム又はアルミニウム合金の有色電着塗装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060101203A1 (en) | Storage virtualization apparatus | |
| CN111338779A (zh) | 资源分配方法、装置、计算机设备和存储介质 | |
| CN101907979B (zh) | 图像形成装置 | |
| JP3689927B2 (ja) | 画像処理装置 | |
| JPS59188749A (ja) | デ−タ転送制御方式 | |
| JPH01112423A (ja) | オーバレイ制御方式 | |
| CN110096661A (zh) | 基于数据预加载的页面数据处理方法及装置 | |
| JPS61194559A (ja) | 会話処理同時利用制御装置 | |
| JP4322333B2 (ja) | Ｓｃｓｉ切り替え装置およびクラスタシステム | |
| JPH04223522A (ja) | マンマシンインタフェース装置 | |
| JPH11327681A (ja) | 仮想システム時刻管理方式、管理方法および管理プログラムを記録した記録媒体 | |
| US20070130379A1 (en) | Method for data processing based on an operation route in peripheral equipment | |
| JPH04191927A (ja) | オペレーティングシステム切換え装置 | |
| JPS6154538A (ja) | コンソ−ル制御方式 | |
| JPS6019267A (ja) | デ−タ処理システム | |
| JPH0535638A (ja) | マンマシンインタフエース装置 | |
| JPH04352042A (ja) | メモリダンプ収集方式 | |
| JP2006251972A (ja) | 情報処理装置及び方法 | |
| JPH05210562A (ja) | ネットワークファイル方式 | |
| JPH08278941A (ja) | バス制御方式 | |
| JPH03292528A (ja) | 計算機のファイル割り当て方法とその機構 | |
| JPH01162974A (ja) | ロードモジュールの動的置換方式 | |
| JP2001075933A (ja) | 分散処理システム | |
| JPH01220051A (ja) | 情報処理装置 | |
| JPS61196336A (ja) | 割込対象認識方式 |