JPH04346437A - 高周波電力トランジスタ - Google Patents
高周波電力トランジスタInfo
- Publication number
- JPH04346437A JPH04346437A JP3119771A JP11977191A JPH04346437A JP H04346437 A JPH04346437 A JP H04346437A JP 3119771 A JP3119771 A JP 3119771A JP 11977191 A JP11977191 A JP 11977191A JP H04346437 A JPH04346437 A JP H04346437A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- high frequency
- frequency power
- transistor chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、１つのトランジスタチ
ップ上に、複数のトランジスタセルを配置する高周波電
力トランジスタに関するものである。
ップ上に、複数のトランジスタセルを配置する高周波電
力トランジスタに関するものである。
【０００２】
【従来の技術】図２は従来のトランジスタチップを示す
外観図である。この図において、１はトランジスタチッ
プ、２はこのトランジスタチップ１上に等間隔に配置さ
れたトランジスタセル、３はベース側ボンディングパッ
ド、４はエミッタ側ボンディングパッドである。
外観図である。この図において、１はトランジスタチッ
プ、２はこのトランジスタチップ１上に等間隔に配置さ
れたトランジスタセル、３はベース側ボンディングパッ
ド、４はエミッタ側ボンディングパッドである。
【０００３】図３は上記図２のトランジスタチップ１を
パッケージ５にダイボンドし、ワイヤ８によりワイヤボ
ンドした外観図である。なお、６はベースリード、７は
コレクタリード、９，１０は導体部である。
パッケージ５にダイボンドし、ワイヤ８によりワイヤボ
ンドした外観図である。なお、６はベースリード、７は
コレクタリード、９，１０は導体部である。
【０００４】従来のトランジスタチップ１は、上記のよ
うに構成されており、高周波入力電力がベースリード６
に印加され、パッケージ５の導体部９を通してワイヤ８
によりトランジスタチップ１上のベース側ボンディング
パッド３に導かれる。トランジスタチップ１上のエミッ
タ側ボンディングパッド４は、ワイヤ８によりパッケー
ジ５に接続される。トランジスタチップ１の各セル２で
増幅された高周波入力電力は、パッケージ５の導体部１
０を通してコレクタリード７へ導かれる。
うに構成されており、高周波入力電力がベースリード６
に印加され、パッケージ５の導体部９を通してワイヤ８
によりトランジスタチップ１上のベース側ボンディング
パッド３に導かれる。トランジスタチップ１上のエミッ
タ側ボンディングパッド４は、ワイヤ８によりパッケー
ジ５に接続される。トランジスタチップ１の各セル２で
増幅された高周波入力電力は、パッケージ５の導体部１
０を通してコレクタリード７へ導かれる。
【０００５】
【発明が解決しようとする課題】上記のような従来の高
周波電力トランジスタでは、ベースリード６に入力され
た高周波電力が、ベースリード６の幅に比較して、非常
に幅の広いトランジスタチップ１に広がって注入される
が、トランジスタチップ１の中央部分にある程度高周波
電力が集中するため、トランジスタチップ１上の中央部
分のトランジスタセル２の表面温度が端のトランジスタ
セル２の表面温度に比較して高温となる問題点があった
。
周波電力トランジスタでは、ベースリード６に入力され
た高周波電力が、ベースリード６の幅に比較して、非常
に幅の広いトランジスタチップ１に広がって注入される
が、トランジスタチップ１の中央部分にある程度高周波
電力が集中するため、トランジスタチップ１上の中央部
分のトランジスタセル２の表面温度が端のトランジスタ
セル２の表面温度に比較して高温となる問題点があった
。
【０００６】本発明は、かかる問題点を解決するために
なされたもので、トランジスタチップ中央部分のトラン
ジスタセル温度を下げるようにした高周波電力トランジ
スタを得ることを目的とする。
なされたもので、トランジスタチップ中央部分のトラン
ジスタセル温度を下げるようにした高周波電力トランジ
スタを得ることを目的とする。
【０００７】
【課題を解決するための手段】本発明にかかる高周波電
力トランジスタは、トランジスタセルの間隔を中央部で
広げるようにするとともに、トランジスタチップの両端
部にいくほどトランジスタセルの間隔をせばめるように
したものである。
力トランジスタは、トランジスタセルの間隔を中央部で
広げるようにするとともに、トランジスタチップの両端
部にいくほどトランジスタセルの間隔をせばめるように
したものである。
【０００８】
【作用】本発明においては、トランジスタチップに高周
波電力が入力されると、トランジスタチップの中央部分
のトランジスタセル部が隣接するトランジスタセルの熱
の影響を受けにくいため、トランジスタチップの中央部
のトランジスタセルの温度上昇が少なくなる。
波電力が入力されると、トランジスタチップの中央部分
のトランジスタセル部が隣接するトランジスタセルの熱
の影響を受けにくいため、トランジスタチップの中央部
のトランジスタセルの温度上昇が少なくなる。
【０００９】
【実施例】以下、本発明の一実施例について説明する。
図１は本発明の一実施例を示すトランジスタチップの外
観図であり、１〜４は図２に示すものと全く同一のもの
であるが、トランジスタチップ１上のトランジスタセル
２の各セル間隔がトランジスタチップ１の中央部分でｌ
１ と広く、トランジスタチップ１の両端部でｌ２ と
狭く配置されている。
観図であり、１〜４は図２に示すものと全く同一のもの
であるが、トランジスタチップ１上のトランジスタセル
２の各セル間隔がトランジスタチップ１の中央部分でｌ
１ と広く、トランジスタチップ１の両端部でｌ２ と
狭く配置されている。
【００１０】上記のように構成された高周波電力トラン
ジスタにおいては、トランジスタチップ１の中央部のト
ランジスタセル２が隣接するトランジスタセル２との間
隔を広くとっていることから、隣接するトランジスタセ
ル２の発熱の影響を受けにくく、中央部のトランジスタ
セル２の温度を低く抑えることができる。
ジスタにおいては、トランジスタチップ１の中央部のト
ランジスタセル２が隣接するトランジスタセル２との間
隔を広くとっていることから、隣接するトランジスタセ
ル２の発熱の影響を受けにくく、中央部のトランジスタ
セル２の温度を低く抑えることができる。
【００１１】なお、上記実施例では、トランジスタチッ
プ１上にトランジスタセル２を横１列に配置しているが
、配列を２列，３列としても同様の動作を期待できる。
プ１上にトランジスタセル２を横１列に配置しているが
、配列を２列，３列としても同様の動作を期待できる。
【００１２】
【発明の効果】本発明は、以上説明したように、トラン
ジスタチップの中央部分のトランジスタセルの間隔を広
くし、両端部のトランジスタセルの間隔を狭くしたので
、トランジスタチップの中央部分の発熱を抑える効果を
奏する。
ジスタチップの中央部分のトランジスタセルの間隔を広
くし、両端部のトランジスタセルの間隔を狭くしたので
、トランジスタチップの中央部分の発熱を抑える効果を
奏する。
【図１】本発明の一実施例を示すトランジスタチップの
外観図である。
外観図である。
【図２】従来のトランジスタチップを示す外観図である
。
。
【図３】従来のトランジスタチップをパッケージにダイ
ボンドした外観図である。
ボンドした外観図である。
１ トランジスタチップ
２ トランジスタセル
３ ベース側ボンディングパッド４ エミ
ッタ側ボンディングパッド５ パッケージ ６ ベースリード ７ コレクタリード ８ ワイヤ ９ 導体 １０ 導体
ッタ側ボンディングパッド５ パッケージ ６ ベースリード ７ コレクタリード ８ ワイヤ ９ 導体 １０ 導体
Claims (1)
- 【請求項１】１つのトランジスタチップ上に、複数のト
ランジスタセルを配置した高周波電力トランジスタにお
いて、前記各トランジスタセルの間隔を中央部で広く、
両端部で狭くしたことを特徴とする高周波電力トランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119771A JPH04346437A (ja) | 1991-05-24 | 1991-05-24 | 高周波電力トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119771A JPH04346437A (ja) | 1991-05-24 | 1991-05-24 | 高周波電力トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04346437A true JPH04346437A (ja) | 1992-12-02 |
Family
ID=14769803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3119771A Pending JPH04346437A (ja) | 1991-05-24 | 1991-05-24 | 高周波電力トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04346437A (ja) |
-
1991
- 1991-05-24 JP JP3119771A patent/JPH04346437A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684975A (en) | Molded semiconductor package having improved heat dissipation | |
| US6265763B1 (en) | Multi-chip integrated circuit package structure for central pad chip | |
| US5303120A (en) | Method of manufacturing inversion type IC's and IC module using same | |
| US20020056894A1 (en) | Leadframe having slots in a die pad | |
| JPH04346437A (ja) | 高周波電力トランジスタ | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JPH07118507B2 (ja) | バンプ実装を用いる半導体集積回路 | |
| JPH0256942A (ja) | 半導体装置 | |
| JP2001185576A (ja) | 半導体装置 | |
| JPS6010651A (ja) | 半導体装置 | |
| JPH04243156A (ja) | プラスチックｐｇａパッケージ | |
| JPH0461152A (ja) | 半導体装置 | |
| JPH0563047B2 (ja) | ||
| JPS6348132Y2 (ja) | ||
| JPS6185832A (ja) | ワイヤボンデイング方法 | |
| JPH0357248A (ja) | テープキャリア方式による樹脂封止型半導体装置 | |
| JPS589369A (ja) | トランジスタ | |
| JPS6230498B2 (ja) | ||
| JPS63108761A (ja) | 樹脂封止型半導体装置 | |
| JPH0617286Y2 (ja) | ヒ−タブロック | |
| JP2646988B2 (ja) | 樹脂封止型半導体装置 | |
| JP3009440B2 (ja) | 半導体装置 | |
| JP2590757B2 (ja) | バイポーラトランジスタ | |
| KR20000001013A (ko) | 리드 온 칩 패키지 | |
| JP2986983B2 (ja) | 半導体装置 |