JPH04346473A - アレー型光読み取り装置 - Google Patents
アレー型光読み取り装置Info
- Publication number
- JPH04346473A JPH04346473A JP3120436A JP12043691A JPH04346473A JP H04346473 A JPH04346473 A JP H04346473A JP 3120436 A JP3120436 A JP 3120436A JP 12043691 A JP12043691 A JP 12043691A JP H04346473 A JPH04346473 A JP H04346473A
- Authority
- JP
- Japan
- Prior art keywords
- light
- reading device
- light emitting
- type optical
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体を利用した
アレー型光読み取り装置に関する。本発明は、ファック
ス、イメージリーダ等の画像読み取り装置に好適に利用
できるものである。
アレー型光読み取り装置に関する。本発明は、ファック
ス、イメージリーダ等の画像読み取り装置に好適に利用
できるものである。
【０００２】
【従来の技術】近年、画像を読み取り、それらの情報を
送信、記憶、又は変換する各種の装置が提案されている
。この読み取り装置として従来からアレー型光読み取り
装置が知られている。図７は従来のアレー型光読み取り
装置の概略構成図である。図７において、このアレー型
光読み取り装置は、光源としての発光ダイオードアレイ
３０と、等倍結像系としてのシリンドリカルレンズ３２
と、受光素子としての光導電膜３４とから構成され、画
像面３６はシリンドリカルレンズ３２の焦点の位置に配
置される。発光ダイオードアレイ３０からの光は画像面
３６で反射し、シリンドリカルレンズ３２によって光導
電膜３４上に結像し、その像を電気的に検知することに
より、画像を読み取る。このように、アレー型光読み取
り装置は、発光部、受光部及びそれらを結ぶ光学系によ
り構成されているのが一般的である（特開昭５８−２０
７７６４号参照）。
送信、記憶、又は変換する各種の装置が提案されている
。この読み取り装置として従来からアレー型光読み取り
装置が知られている。図７は従来のアレー型光読み取り
装置の概略構成図である。図７において、このアレー型
光読み取り装置は、光源としての発光ダイオードアレイ
３０と、等倍結像系としてのシリンドリカルレンズ３２
と、受光素子としての光導電膜３４とから構成され、画
像面３６はシリンドリカルレンズ３２の焦点の位置に配
置される。発光ダイオードアレイ３０からの光は画像面
３６で反射し、シリンドリカルレンズ３２によって光導
電膜３４上に結像し、その像を電気的に検知することに
より、画像を読み取る。このように、アレー型光読み取
り装置は、発光部、受光部及びそれらを結ぶ光学系によ
り構成されているのが一般的である（特開昭５８−２０
７７６４号参照）。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
アレー型光読み取り装置においては、発光部と受光部の
組成や構造が異なるため、アレー型発光素子とアレー型
受光素子を結ぶための特別な光学系が必要となる。その
ため、受光系を小型化する際に、受光部自体は小さくで
きるが、それに伴う発光部及び光学系を含んだ全体とし
ては、小型化が難しかった。また、無理に小型化しても
、その作成プロセスは大変複雑なものとなるので、個々
の部品が高くなってしまい、小型ではあるが、高コスト
なものとなってしまう問題点があった。例えば、複雑な
光学系を避けるために、発光部と受光部とを同一基板上
に作成したものも提案されてはいるが、その場合、最初
に発光部（または受光部）を作成した後で、受光部（ま
たは発光部）を作成しなければならず、それらの作成プ
ロセスが複雑になる。また、一度出来上がった発光部（
または受光部）を受光部（または発光部）作成の時に作
成プロセスにさらすことによる熱的、科学的ダメージが
大きく、素子の性能を著しく劣化させてしまうなど、問
題があった。
アレー型光読み取り装置においては、発光部と受光部の
組成や構造が異なるため、アレー型発光素子とアレー型
受光素子を結ぶための特別な光学系が必要となる。その
ため、受光系を小型化する際に、受光部自体は小さくで
きるが、それに伴う発光部及び光学系を含んだ全体とし
ては、小型化が難しかった。また、無理に小型化しても
、その作成プロセスは大変複雑なものとなるので、個々
の部品が高くなってしまい、小型ではあるが、高コスト
なものとなってしまう問題点があった。例えば、複雑な
光学系を避けるために、発光部と受光部とを同一基板上
に作成したものも提案されてはいるが、その場合、最初
に発光部（または受光部）を作成した後で、受光部（ま
たは発光部）を作成しなければならず、それらの作成プ
ロセスが複雑になる。また、一度出来上がった発光部（
または受光部）を受光部（または発光部）作成の時に作
成プロセスにさらすことによる熱的、科学的ダメージが
大きく、素子の性能を著しく劣化させてしまうなど、問
題があった。
【０００４】本発明は、発光部と受光部が独立であるこ
とに起因するいろいろな弊害を除去し、小型で簡素、低
コストなアレー型光読み取り装置を提供することを目的
とする。
とに起因するいろいろな弊害を除去し、小型で簡素、低
コストなアレー型光読み取り装置を提供することを目的
とする。
【０００５】
【課題を解決するための手段】この発明は、発光部と受
光部がそれぞれ化合物半導体により同一基板上に作成さ
れ、かつ同一の半導体積層構造を持っている。また、発
光部及び受光部のｐｎ接合面が読み取り画像面に対して
それぞれ垂直な端面型発光素子及び端面型受光素子より
構成され、発光部と受光部が読み取り画像面に対して列
状に並べられている構成となっている。また、発光部と
受光部が基板に対し垂直に形成された端面で構成されて
おり、それらの端面は同一方向を向いて、画像面に対向
しｐｎ接合面がその画像面に垂直となっている、いわゆ
る端面光出射型発光素子、端面光入射型受光素子となる
ことが好ましい。また、その発光部と受光部は画像面と
平行方向に多数個、列状に並べられていて、発光部と受
光部の間は電気的に分離且つ、光学的に相互に干渉しあ
わないような手段（溝、物質等）を施こすことが好まし
い。さらに、発光部及び受光部上にはそれぞれ電極が設
けられ、発光部には順バイアスを、受光部には逆バイア
スを印加されるように構成される。
光部がそれぞれ化合物半導体により同一基板上に作成さ
れ、かつ同一の半導体積層構造を持っている。また、発
光部及び受光部のｐｎ接合面が読み取り画像面に対して
それぞれ垂直な端面型発光素子及び端面型受光素子より
構成され、発光部と受光部が読み取り画像面に対して列
状に並べられている構成となっている。また、発光部と
受光部が基板に対し垂直に形成された端面で構成されて
おり、それらの端面は同一方向を向いて、画像面に対向
しｐｎ接合面がその画像面に垂直となっている、いわゆ
る端面光出射型発光素子、端面光入射型受光素子となる
ことが好ましい。また、その発光部と受光部は画像面と
平行方向に多数個、列状に並べられていて、発光部と受
光部の間は電気的に分離且つ、光学的に相互に干渉しあ
わないような手段（溝、物質等）を施こすことが好まし
い。さらに、発光部及び受光部上にはそれぞれ電極が設
けられ、発光部には順バイアスを、受光部には逆バイア
スを印加されるように構成される。
【０００６】
【作用】この発明では、同一の基板及び同一の半導体積
層構造を持つことで単一の製造プロセスで作成できるの
で、低コストである。また、垂直な端面型発光素子及び
端面型受光素子とし、発光部と受光部が読み取り画像面
に対して列状に並べられている構成により、特別の光学
系を設けることなく、発光部からの光を画像面で反射さ
せて、受光部に入射させることができる。
層構造を持つことで単一の製造プロセスで作成できるの
で、低コストである。また、垂直な端面型発光素子及び
端面型受光素子とし、発光部と受光部が読み取り画像面
に対して列状に並べられている構成により、特別の光学
系を設けることなく、発光部からの光を画像面で反射さ
せて、受光部に入射させることができる。
【０００７】
【実施例】以下、本発明の実施例を説明する。図１は本
発明に係るアレー型光読み取り装置（以下、ＬＰＤアレ
ーと省略する）の一実施例の斜視断面図である。ＬＰＤ
アレーチップ１は、端面発光型ＬＥＤ４−１，４−３と
端面受光型ＰＤ４−２を一列に並べたモノリシックＬＰ
Ｄアレーで、それぞれＬＥＤ４−１，４−３及びＰＤ４
−２のｐｎ接合面はＬＰＤアレーチップの基板２の底面
と平行になっている。照明光はＬＥＤ４−１，４−３の
端面より矢印ｘ方向に出射する。また、画像面からの反
射光はＰＤ４−２の端面より矢印ｙ方向に入射する。Ｌ
ＥＤ及びＰＤの電極は上面にあり、ＬＥＤの場合は順バ
イアスを、ＰＤの場合は逆バイアス（ゼロバイアスも含
む）を印加してそれぞれを動作させる。ＬＥＤ４−１，
４−３とＰＤ４−２は分離溝６によりそれぞれ電気的に
分離されている。また、その分離溝６は少なくとも、Ｌ
ＥＤ４−１，４−３の発光波長の光を反射又は吸収する
部材８によって、埋め込まれており、ＬＥＤ４−１，４
−３の側面からの漏れ光が隣接するＰＤ４−２に入射す
るのを防止している。
発明に係るアレー型光読み取り装置（以下、ＬＰＤアレ
ーと省略する）の一実施例の斜視断面図である。ＬＰＤ
アレーチップ１は、端面発光型ＬＥＤ４−１，４−３と
端面受光型ＰＤ４−２を一列に並べたモノリシックＬＰ
Ｄアレーで、それぞれＬＥＤ４−１，４−３及びＰＤ４
−２のｐｎ接合面はＬＰＤアレーチップの基板２の底面
と平行になっている。照明光はＬＥＤ４−１，４−３の
端面より矢印ｘ方向に出射する。また、画像面からの反
射光はＰＤ４−２の端面より矢印ｙ方向に入射する。Ｌ
ＥＤ及びＰＤの電極は上面にあり、ＬＥＤの場合は順バ
イアスを、ＰＤの場合は逆バイアス（ゼロバイアスも含
む）を印加してそれぞれを動作させる。ＬＥＤ４−１，
４−３とＰＤ４−２は分離溝６によりそれぞれ電気的に
分離されている。また、その分離溝６は少なくとも、Ｌ
ＥＤ４−１，４−３の発光波長の光を反射又は吸収する
部材８によって、埋め込まれており、ＬＥＤ４−１，４
−３の側面からの漏れ光が隣接するＰＤ４−２に入射す
るのを防止している。
【０００８】図２に読み取り画像面に対してＬＰＤアレ
ー１を動作させたときの様子を示す。ＬＥＤ４−１，４
−３の端面４−１ａ，４−３ａよりでた照射光１２−１
，１２−３は、画像面１０で反射される。反射光１２−
２はＰＤ４−２の端面４−２ａより受光される。この場
合、反射光１２−２は隣合うＬＥＤ４−１，４−３の照
射光１２−１，１２−３を左右から均等に配分されるの
で、良好な読み取りを達成できる。発光部及び受光部は
同一の層構造を有しており、本実施例においては、ｎ−
ＧａＡｓ基板の上にｎ−ＧａＡｓからなるバッファ層、
ｎ−Ａｌ０．４Ｇａ０．６Ａｓからなるｎグラッド層、
ｎ−Ａｌ０．２Ｇａ０．８Ａｓからなる活性層、Ｐ−Ａ
ｌ０．４Ｇａ０．６Ａｓからなるｐグラッド層、そして
ｐ−ＧａＡｓからなるギャップ層からなる、所謂ダブル
ヘテロ構造となっている。
ー１を動作させたときの様子を示す。ＬＥＤ４−１，４
−３の端面４−１ａ，４−３ａよりでた照射光１２−１
，１２−３は、画像面１０で反射される。反射光１２−
２はＰＤ４−２の端面４−２ａより受光される。この場
合、反射光１２−２は隣合うＬＥＤ４−１，４−３の照
射光１２−１，１２−３を左右から均等に配分されるの
で、良好な読み取りを達成できる。発光部及び受光部は
同一の層構造を有しており、本実施例においては、ｎ−
ＧａＡｓ基板の上にｎ−ＧａＡｓからなるバッファ層、
ｎ−Ａｌ０．４Ｇａ０．６Ａｓからなるｎグラッド層、
ｎ−Ａｌ０．２Ｇａ０．８Ａｓからなる活性層、Ｐ−Ａ
ｌ０．４Ｇａ０．６Ａｓからなるｐグラッド層、そして
ｐ−ＧａＡｓからなるギャップ層からなる、所謂ダブル
ヘテロ構造となっている。
【０００９】次に、本実施例に係るＬＰＤアレーの作成
方法の一例を図３、図４、図５で示す。■まず、図３に
示すように、ｎ−ＧａＡｓ基板２上にバッファ層１２、
ｎグラッド層１３、活性層１４、ｐグラッド層１５、キ
ャップ層１６の５層よりなるダブルヘテロ構造をＭＯＣ
ＶＤ法によって、エピタキシャル成長させる。■次に、
図４に示すように、ｐ電極１７を蒸着させた後で、各素
子を電気的に分離するために、基板面までドライエッチ
ングによりエッチングを行ない、分離溝１８を形成し、
素子分離を行なう。■最後に、図５に示すように、基板
裏面を研磨した後で、ｎ電極１９を蒸着し、分離溝１８
を絶縁及び遮光部材２０で埋め込んで素子が完成する。 結晶成長には上述のＭＯＣＶＤ法の他にも、ＬＰＥ法や
ＭＢＥ法等の他の結晶成長法でも可能であるし、素子の
分離も上記ドライエッチングのほかにウエットエッチン
グでも行なうことができる。以上のような構造を持つア
レー型受光素子を作成することにより、照明装置の光軸
と受光素子の光軸とを同一平面上に並べることができる
。これによって複雑な光学系を必要としない発光部一体
型の受光素子を作成することが可能となる。
方法の一例を図３、図４、図５で示す。■まず、図３に
示すように、ｎ−ＧａＡｓ基板２上にバッファ層１２、
ｎグラッド層１３、活性層１４、ｐグラッド層１５、キ
ャップ層１６の５層よりなるダブルヘテロ構造をＭＯＣ
ＶＤ法によって、エピタキシャル成長させる。■次に、
図４に示すように、ｐ電極１７を蒸着させた後で、各素
子を電気的に分離するために、基板面までドライエッチ
ングによりエッチングを行ない、分離溝１８を形成し、
素子分離を行なう。■最後に、図５に示すように、基板
裏面を研磨した後で、ｎ電極１９を蒸着し、分離溝１８
を絶縁及び遮光部材２０で埋め込んで素子が完成する。 結晶成長には上述のＭＯＣＶＤ法の他にも、ＬＰＥ法や
ＭＢＥ法等の他の結晶成長法でも可能であるし、素子の
分離も上記ドライエッチングのほかにウエットエッチン
グでも行なうことができる。以上のような構造を持つア
レー型受光素子を作成することにより、照明装置の光軸
と受光素子の光軸とを同一平面上に並べることができる
。これによって複雑な光学系を必要としない発光部一体
型の受光素子を作成することが可能となる。
【００１０】図６に本発明の他の実施例を示す。この実
施例は、ＬＰＤアレイチップ１と画像面１０の間にガラ
スのスペーサー兼面保護層２２を間に設けた構成となっ
ている。なお、ＬＰＤアレイチップ１はその端面２４を
画像面１０に向けて、画像面１０に対して垂直に配置さ
れている。前記実施例においても、画像面とＬＰＤアレ
イチップとの間には特別な光学系は必要としないが、本
実施例のようにスペーサー兼面保護層２２を間に設ける
ことにより、端面２４から画像面１０への距離が一定に
保たれると共に、端面２４の保護も行なうことができる
。
施例は、ＬＰＤアレイチップ１と画像面１０の間にガラ
スのスペーサー兼面保護層２２を間に設けた構成となっ
ている。なお、ＬＰＤアレイチップ１はその端面２４を
画像面１０に向けて、画像面１０に対して垂直に配置さ
れている。前記実施例においても、画像面とＬＰＤアレ
イチップとの間には特別な光学系は必要としないが、本
実施例のようにスペーサー兼面保護層２２を間に設ける
ことにより、端面２４から画像面１０への距離が一定に
保たれると共に、端面２４の保護も行なうことができる
。
【００１１】本発明は前記実施例に限らず、各種の変形
が可能である。例えば、前記実施例では、発光部と受光
部を一つづつ、交互に並べているが、一つの発光部に対
して、複数の受光部を、又は一つの受光部に対して複数
の発光部をそれぞれ形成することも可能である。素子の
積層構造としては、上記実施例にあるダブルヘテロ構造
だけではなく、シングルヘテロ構造やホモ接合を用いる
こともできる。また、層構造としても活性層には、上記
ＧａＡｓだけではなく、ＡｌＧａＡｓを用いることも可
能であり、この場合グラッド層には活性層よりも、バン
ドギャップの広いＡｌＧａＡｓを用いなければならない
。また、前記実施例においては、半導体積層構造の材料
として、ＧａＡｓ，ＡｌＧａＡｓを用いたが、そのほか
にもＩＩＩ−Ｖ族化合物半導体であるＡｌＧａＩｎＰ，
ＩｎＰ，ＩｎＧａＡｓＰ，ＩｎＧａＰ，ＩｎＡｌＰ，Ｇ
ａＡｓＰ，ＧａＮ，ＩｎＡｓ，ＩｎＡｓＰ，ＩｎＡｓＳ
ｂ等あるいは、ＩＩ−ＶＩ族化合物半導体であるＺｎＳ
ｅ，ＺｎＳ，ＺｎＳＳｅ，ＣｄＳ，ＣｄＳｅ，ＣｄＳＳ
ｅ，ＣｄＴｅ，ＨｇＣｄＴｅ等さらには、ＩＶ−ＶＩ族
化合物半導体であるＰｂＳｅ，ＰｂＴｅ，ＰｂＳｎＳｅ
，ＰｂＳｎＴｅ等があり、それぞれの材料の長所を活か
して、本発明の構造に適応させることが可能である。
が可能である。例えば、前記実施例では、発光部と受光
部を一つづつ、交互に並べているが、一つの発光部に対
して、複数の受光部を、又は一つの受光部に対して複数
の発光部をそれぞれ形成することも可能である。素子の
積層構造としては、上記実施例にあるダブルヘテロ構造
だけではなく、シングルヘテロ構造やホモ接合を用いる
こともできる。また、層構造としても活性層には、上記
ＧａＡｓだけではなく、ＡｌＧａＡｓを用いることも可
能であり、この場合グラッド層には活性層よりも、バン
ドギャップの広いＡｌＧａＡｓを用いなければならない
。また、前記実施例においては、半導体積層構造の材料
として、ＧａＡｓ，ＡｌＧａＡｓを用いたが、そのほか
にもＩＩＩ−Ｖ族化合物半導体であるＡｌＧａＩｎＰ，
ＩｎＰ，ＩｎＧａＡｓＰ，ＩｎＧａＰ，ＩｎＡｌＰ，Ｇ
ａＡｓＰ，ＧａＮ，ＩｎＡｓ，ＩｎＡｓＰ，ＩｎＡｓＳ
ｂ等あるいは、ＩＩ−ＶＩ族化合物半導体であるＺｎＳ
ｅ，ＺｎＳ，ＺｎＳＳｅ，ＣｄＳ，ＣｄＳｅ，ＣｄＳＳ
ｅ，ＣｄＴｅ，ＨｇＣｄＴｅ等さらには、ＩＶ−ＶＩ族
化合物半導体であるＰｂＳｅ，ＰｂＴｅ，ＰｂＳｎＳｅ
，ＰｂＳｎＴｅ等があり、それぞれの材料の長所を活か
して、本発明の構造に適応させることが可能である。
【００１２】
【発明の効果】本発明によれば、発光部と受光部を同一
の半導体積層構造にしてあるため、発光部と受光部を同
一基板上に一度に作成することができる。これによって
、複雑な光学系を必要としなくなることによる高信頼性
、低コスト化、また素子の作成プロセスが単純になるこ
とによる高歩留まり、低コスト化が同時に達成される。 また、発光部及び受光部の素子構造を放射光及び入射光
に指向性のある端面型にしてあるため、発光部よりの照
明光の高い光利用効率が達成できる。このため、発光部
での発熱や消費電力を低く押さえることが可能となり、
高寿命、低コスト化が達成できる。この結果、小型で簡
素、低コストなアレー型光読み取り装置を提供すること
ができる。
の半導体積層構造にしてあるため、発光部と受光部を同
一基板上に一度に作成することができる。これによって
、複雑な光学系を必要としなくなることによる高信頼性
、低コスト化、また素子の作成プロセスが単純になるこ
とによる高歩留まり、低コスト化が同時に達成される。 また、発光部及び受光部の素子構造を放射光及び入射光
に指向性のある端面型にしてあるため、発光部よりの照
明光の高い光利用効率が達成できる。このため、発光部
での発熱や消費電力を低く押さえることが可能となり、
高寿命、低コスト化が達成できる。この結果、小型で簡
素、低コストなアレー型光読み取り装置を提供すること
ができる。
【図１】本発明の一実施例に係るアレー型光読み取り装
置の断面斜視図である。
置の断面斜視図である。
【図２】読み取り画像面に対してアレー型光読み取り装
置ＬＰＤアレーを動作させたときの様子を示す図である
。
置ＬＰＤアレーを動作させたときの様子を示す図である
。
【図３】本実施例に係るアレー型光読み取り装置の一製
造方法を示す図である。
造方法を示す図である。
【図４】本実施例に係るアレー型光読み取り装置の一製
造方法を示す図である。
造方法を示す図である。
【図５】本実施例に係るアレー型光読み取り装置の一製
造方法を示す図である。
造方法を示す図である。
【図６】本発明の他の実施例を示す図である。
【図７】従来のアレー型光読み取り装置を示す図である
。
。
【符号の説明】
２ 基板
４−１，４−３ 端面発光型ＬＥＤ４−２
端面受光型ＰＤ４−１ａ，
４−２ａ，４−３ａ 端面６ 分
離溝 ８ 絶縁及び遮光部材 １０ 画像面
端面受光型ＰＤ４−１ａ，
４−２ａ，４−３ａ 端面６ 分
離溝 ８ 絶縁及び遮光部材 １０ 画像面
Claims (1)
- 【請求項１】発光部と受光部がそれぞれ化合物半導体に
より同一基板上に作成され、かつ同一の半導体積層構造
を持つことと、発光部及び受光部のｐｎ接合面が読み取
り画像面に対してそれぞれ垂直な端面型発光素子及び端
面型受光素子より構成されることと、発光部と受光部が
読み取り画像面に対して列状に並べられていることと、
を特徴とするアレー型光読み取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120436A JPH04346473A (ja) | 1991-05-24 | 1991-05-24 | アレー型光読み取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120436A JPH04346473A (ja) | 1991-05-24 | 1991-05-24 | アレー型光読み取り装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04346473A true JPH04346473A (ja) | 1992-12-02 |
Family
ID=14786165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3120436A Pending JPH04346473A (ja) | 1991-05-24 | 1991-05-24 | アレー型光読み取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04346473A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009543367A (ja) * | 2006-07-12 | 2009-12-03 | コミツサリア タ レネルジー アトミーク | 個別電子コンポーネントのマトリクスを形成する方法および形成されるマトリクス |
-
1991
- 1991-05-24 JP JP3120436A patent/JPH04346473A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009543367A (ja) * | 2006-07-12 | 2009-12-03 | コミツサリア タ レネルジー アトミーク | 個別電子コンポーネントのマトリクスを形成する方法および形成されるマトリクス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132751A (en) | Light-emitting diode array with projections | |
| US4639999A (en) | High resolution, high efficiency I.R. LED printing array fabrication method | |
| US6773943B2 (en) | Display unit and method of fabricating the same | |
| US5294815A (en) | Semiconductor light emitting device with terraced structure | |
| US20020153529A1 (en) | LED array with optical isolation structure and method of manufacturing the same | |
| JPH07202263A (ja) | 端面発光型発光ダイオード、アレイ状光源、側面受光型受光素子、受発光素子、端面発光型発光ダイオードアレイ状光源 | |
| JPH02155278A (ja) | 光機能素子 | |
| EP0180479B1 (en) | Light-emitting diode array | |
| JP2005276899A (ja) | 発光素子 | |
| US4707716A (en) | High resolution, high efficiency I.R. LED printing array and fabrication method | |
| JPH04225577A (ja) | 発光ダイオード | |
| US4911765A (en) | Method for fabricating a monolithic integration of a laser diode and a wide aperture photo diode | |
| JP2004031655A (ja) | 半導体発光素子 | |
| JPS5840872A (ja) | 半導体発光素子 | |
| JPH04346473A (ja) | アレー型光読み取り装置 | |
| JPH058444A (ja) | 光プリンター光源 | |
| JP3400110B2 (ja) | 発光ダイオード | |
| US9246306B2 (en) | Semiconductor laser element and method of manufacturing the same | |
| JPH0531955A (ja) | 半導体発光装置 | |
| JPH06326420A (ja) | モノリシックレーザアレイ | |
| JPH1168153A (ja) | 発光ダイオードおよびその製造方法 | |
| JP4985100B2 (ja) | 多波長レーザ、光ピックアップ装置および光ディスク装置 | |
| US5760460A (en) | Light-emitting diode array | |
| JP3217124B2 (ja) | 半導体発光装置 | |
| US12100780B2 (en) | Highly efficient micro LED in low current range, method of fabricating the same, and display including the same |