JPH04346503A - Ａｇｃ増幅回路 - Google Patents
Ａｇｃ増幅回路Info
- Publication number
- JPH04346503A JPH04346503A JP14945491A JP14945491A JPH04346503A JP H04346503 A JPH04346503 A JP H04346503A JP 14945491 A JP14945491 A JP 14945491A JP 14945491 A JP14945491 A JP 14945491A JP H04346503 A JPH04346503 A JP H04346503A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- circuit
- agc
- agc amplifier
- reference level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＧＣ増幅回路、さら
には半導体集積回路化されたＡＧＣ増幅回路に適用して
有効な技術に関するものであって、たとえばＨＤＤ（ハ
ード磁気ディスク記憶装置）のリードアンプに利用して
有効な技術に関するものである。
には半導体集積回路化されたＡＧＣ増幅回路に適用して
有効な技術に関するものであって、たとえばＨＤＤ（ハ
ード磁気ディスク記憶装置）のリードアンプに利用して
有効な技術に関するものである。
【０００２】
【従来の技術】ＡＧＣ増幅回路は、たとえばＨＤＤのリ
ードデータ再生用として半導体集積回路化されているも
のが提供されている（たとえば、日立製作所製：ＨＤＤ
用リードデータ再生ＩＣ「ＨＡ１６６００６」参照）。
ードデータ再生用として半導体集積回路化されているも
のが提供されている（たとえば、日立製作所製：ＨＤＤ
用リードデータ再生ＩＣ「ＨＡ１６６００６」参照）。
【０００３】図２は、ＨＤＤのリードデータ再生部分を
示したものであって、１はＨＤＤの磁気ヘッド、２は磁
気ヘッド１の読取信号を予備増幅する差動型のプリアン
プ、３は予備増幅された読取信号Ｖｉｎを一定の振幅レ
ベルまで差動増幅するＡＧＣ増幅回路、４はＡＧＣ増幅
回路３の出力信号Ｖｏｕｔの振幅レベルに基づいてＡＧ
Ｃ信号（ＡＧＣ）を生成するコントロール回路、５はＡ
ＧＣ増幅回路３によって一定振幅レベルまで増幅された
読取信号を２値変換するパルス化回路、６は動作用の電
源電圧Ｖｃｃを供給する共通電源ラインである。ＡＧＣ
増幅回路３は、図２に示すように、バイポーラ・トラン
ジスタＱ１〜Ｑ１２によるカスケード型の差動回路によ
って構成され、図４に示すように、出力信号の振幅レベ
ルに基づいて生成されるＡＧＣ信号（ＡＧＣ）のレベル
が一定の基準レベルＶｒｅｆとなるように増幅利得を変
化させる。
示したものであって、１はＨＤＤの磁気ヘッド、２は磁
気ヘッド１の読取信号を予備増幅する差動型のプリアン
プ、３は予備増幅された読取信号Ｖｉｎを一定の振幅レ
ベルまで差動増幅するＡＧＣ増幅回路、４はＡＧＣ増幅
回路３の出力信号Ｖｏｕｔの振幅レベルに基づいてＡＧ
Ｃ信号（ＡＧＣ）を生成するコントロール回路、５はＡ
ＧＣ増幅回路３によって一定振幅レベルまで増幅された
読取信号を２値変換するパルス化回路、６は動作用の電
源電圧Ｖｃｃを供給する共通電源ラインである。ＡＧＣ
増幅回路３は、図２に示すように、バイポーラ・トラン
ジスタＱ１〜Ｑ１２によるカスケード型の差動回路によ
って構成され、図４に示すように、出力信号の振幅レベ
ルに基づいて生成されるＡＧＣ信号（ＡＧＣ）のレベル
が一定の基準レベルＶｒｅｆとなるように増幅利得を変
化させる。
【０００４】この場合、従来の回路では、上記基準レベ
ルＶｒｅｆを、共通電源ライン６から供給される電源電
圧Ｖｃｃをブリーダ抵抗Ｒ１，Ｒ２で分圧することによ
って得ていた。電源電圧Ｖｃｃから生成された基準レベ
ルＶｒｅｆは、ボルテージ・フォロワ３１を介してＡＧ
Ｃ増幅回路３内に入力される。ＡＧＣ増幅回路３は、バ
イポーラ・トランジスタＱ１−Ｑ２，Ｑ３−Ｑ４，Ｑ５
−Ｑ６，Ｑ７−Ｑ８の差動対により、ＡＧＣ信号（ＡＧ
Ｃ）のレベルが上記基準レベルＶｒｅｆとなるように、
その増幅利得が負帰還制御される。これにより、予備増
幅された読取信号Ｖｉｎを上記基準レベルＶｒｅｆで定
められる一定振幅レベルまで差動増幅して出力する。
ルＶｒｅｆを、共通電源ライン６から供給される電源電
圧Ｖｃｃをブリーダ抵抗Ｒ１，Ｒ２で分圧することによ
って得ていた。電源電圧Ｖｃｃから生成された基準レベ
ルＶｒｅｆは、ボルテージ・フォロワ３１を介してＡＧ
Ｃ増幅回路３内に入力される。ＡＧＣ増幅回路３は、バ
イポーラ・トランジスタＱ１−Ｑ２，Ｑ３−Ｑ４，Ｑ５
−Ｑ６，Ｑ７−Ｑ８の差動対により、ＡＧＣ信号（ＡＧ
Ｃ）のレベルが上記基準レベルＶｒｅｆとなるように、
その増幅利得が負帰還制御される。これにより、予備増
幅された読取信号Ｖｉｎを上記基準レベルＶｒｅｆで定
められる一定振幅レベルまで差動増幅して出力する。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、たとえば電源が投
入されてからしばらくの間は、共通の電源ライン６に接
続されている種々の負荷がそれぞれのタイミングで動作
を開始することにより、上記電源ライン６に種々の過渡
ノイズが重畳する。このノイズによって電源電圧Ｖｃｃ
が変動すると、その電源電圧Ｖｃｃから生成される上記
基準レベルＶｒｅｆも一緒に変動する。この基準レベル
Ｖｒｅｆは、上述したようにＡＧＣ増幅回路３の増幅利
得を定める基準となっている。したがって、基準レベル
Ｖｒｅｆが変動すると、これに応じてＡＧＣ増幅回路３
の出力信号レベルも変動する。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、たとえば電源が投
入されてからしばらくの間は、共通の電源ライン６に接
続されている種々の負荷がそれぞれのタイミングで動作
を開始することにより、上記電源ライン６に種々の過渡
ノイズが重畳する。このノイズによって電源電圧Ｖｃｃ
が変動すると、その電源電圧Ｖｃｃから生成される上記
基準レベルＶｒｅｆも一緒に変動する。この基準レベル
Ｖｒｅｆは、上述したようにＡＧＣ増幅回路３の増幅利
得を定める基準となっている。したがって、基準レベル
Ｖｒｅｆが変動すると、これに応じてＡＧＣ増幅回路３
の出力信号レベルも変動する。
【０００６】ここで問題なのは、上記出力信号のレベル
に基づいて生成されるＡＧＣ信号には、その生成の過程
で必然的に一定以上大きさの時定数要素が含まれること
である。このため、上記基準レベルＶｒｅｆが比較的短
時間に変動した場合、ＡＧＣ増幅回路３は上記基準レベ
ルＶｒｅｆの変動に過剰応答してしまう。すなわち、基
準レベルＶｒｅｆの変動によるＡＧＣ増幅回路３の増幅
利得の変動は、上記基準レベルＶｒｅｆの変動分を大幅
に上回ってしまう。たとえば、図４に示すように、電源
電圧Ｖｃｃの変動に伴って基準レベルＶｒｅｆが低下し
た場合、その低下の幅がわずかであっても、ＡＧＣ増幅
回路３の増幅利得は著しく低下して、出力信号が一時的
に途切れる状態が生じてしまう。このことが、たとえば
データのリードエラーなどのトラブル原因となっていた
ことが、本発明者らによってあきらかとされた。
に基づいて生成されるＡＧＣ信号には、その生成の過程
で必然的に一定以上大きさの時定数要素が含まれること
である。このため、上記基準レベルＶｒｅｆが比較的短
時間に変動した場合、ＡＧＣ増幅回路３は上記基準レベ
ルＶｒｅｆの変動に過剰応答してしまう。すなわち、基
準レベルＶｒｅｆの変動によるＡＧＣ増幅回路３の増幅
利得の変動は、上記基準レベルＶｒｅｆの変動分を大幅
に上回ってしまう。たとえば、図４に示すように、電源
電圧Ｖｃｃの変動に伴って基準レベルＶｒｅｆが低下し
た場合、その低下の幅がわずかであっても、ＡＧＣ増幅
回路３の増幅利得は著しく低下して、出力信号が一時的
に途切れる状態が生じてしまう。このことが、たとえば
データのリードエラーなどのトラブル原因となっていた
ことが、本発明者らによってあきらかとされた。
【０００７】本発明の目的は、ＡＧＣ増幅回路の耐ノイ
ズ性を高め、とくに電源ノイズによって出力信号が途切
れたりすることを防止できるようにする、という技術を
提供することにある。本発明の前記ならびにそのほかの
目的と特徴は、本明細書の記述および添付図面からあき
らかになるであろう。
ズ性を高め、とくに電源ノイズによって出力信号が途切
れたりすることを防止できるようにする、という技術を
提供することにある。本発明の前記ならびにそのほかの
目的と特徴は、本明細書の記述および添付図面からあき
らかになるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。すなわち、出力信号の振幅レベル
に基づいて生成されるＡＧＣ信号のレベルが一定の基準
レベルとなるように増幅利得を負帰還制御させるととも
に、上記基準レベルをバンドギャップ定電圧回路によっ
て与える、というものである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。すなわち、出力信号の振幅レベル
に基づいて生成されるＡＧＣ信号のレベルが一定の基準
レベルとなるように増幅利得を負帰還制御させるととも
に、上記基準レベルをバンドギャップ定電圧回路によっ
て与える、というものである。
【０００９】
【作用】上述した手段によれば、電源電圧がノイズによ
って変動しても、この電源電圧から生成される基準電位
を一定に保つことができるため、ＡＧＣ増幅回路の利得
制御動作を常に安定に行なわせることができる。これに
より、ＡＧＣ増幅回路の耐ノイズ性を高め、とくに電源
ノイズによって出力信号が途切れたりすることを防止で
きるようにする、という目的が達成される。
って変動しても、この電源電圧から生成される基準電位
を一定に保つことができるため、ＡＧＣ増幅回路の利得
制御動作を常に安定に行なわせることができる。これに
より、ＡＧＣ増幅回路の耐ノイズ性を高め、とくに電源
ノイズによって出力信号が途切れたりすることを防止で
きるようにする、という目的が達成される。
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。なお、図において、同一符号は同一あ
るいは相当部分を示すものとする。
ながら説明する。なお、図において、同一符号は同一あ
るいは相当部分を示すものとする。
【００１０】図１は本発明によるＡＧＣ増幅回路をＨＤ
Ｄのリードデータ再生部分に適用した場合の実施例を示
したものであって、１はＨＤＤの磁気ヘッド、２は磁気
ヘッド１の読取信号を予備増幅する差動型のプリアンプ
、３は予備増幅された読取信号Ｖｉｎを一定の振幅レベ
ルまで差動増幅するＡＧＣ増幅回路、４はＡＧＣ増幅回
路３の出力信号Ｖｏｕｔの振幅レベルに基づいてＡＧＣ
信号を生成するコントロール回路、５はＡＧＣ増幅回路
３によって一定振幅レベルまで増幅された読取信号を２
値変換するパルス化回路、６は共通電源ラインである。 ＡＧＣ増幅回路３は、図１に示すように、バイポーラ・
トランジスタＱ１〜Ｑ１２によるカスケード型の差動回
路によって構成され、図３に示すように、出力信号の振
幅レベルに基づいて生成されるＡＧＣ信号（ＡＧＣ）の
レベルが一定の基準レベルＶｒｅｆとなるように増幅利
得を変化させる。
Ｄのリードデータ再生部分に適用した場合の実施例を示
したものであって、１はＨＤＤの磁気ヘッド、２は磁気
ヘッド１の読取信号を予備増幅する差動型のプリアンプ
、３は予備増幅された読取信号Ｖｉｎを一定の振幅レベ
ルまで差動増幅するＡＧＣ増幅回路、４はＡＧＣ増幅回
路３の出力信号Ｖｏｕｔの振幅レベルに基づいてＡＧＣ
信号を生成するコントロール回路、５はＡＧＣ増幅回路
３によって一定振幅レベルまで増幅された読取信号を２
値変換するパルス化回路、６は共通電源ラインである。 ＡＧＣ増幅回路３は、図１に示すように、バイポーラ・
トランジスタＱ１〜Ｑ１２によるカスケード型の差動回
路によって構成され、図３に示すように、出力信号の振
幅レベルに基づいて生成されるＡＧＣ信号（ＡＧＣ）の
レベルが一定の基準レベルＶｒｅｆとなるように増幅利
得を変化させる。
【００１１】ここで、本発明のＡＧＣ増幅回路３では、
共通電源ライン６から供給される電源電圧Ｖｃｃを入力
電源とするバンドギャップ定電圧回路３２が設けられて
いる。このバンドギャップ定電圧回路３２からボルテー
ジ・フォロワ３１を介して取り出される定電圧が、上記
基準レベルＶｒｅｆとしてＡＧＣ増幅回路３にＡＧＣ信
号（ＡＧＣ）とともに入力されるようになっている。バ
ンドギャップ定電圧回路３２は、たとえばコロナ社発行
「実用基礎電子回路」１４２頁に記載されているように
、ハンドギャップの値を基準にした定電圧を出力する回
路であって、電源電圧Ｖｃｃが十分に高ければ、その電
源電圧Ｖｃｃの変動にかかわらず常に一定の定電圧すな
わち基準レベルＶｒｅｆを出力することができる。さら
に、このバンドギャップ定電圧回路３２は、上記ＡＧＣ
増幅回路３とともに半導体集積回路化することができる
。
共通電源ライン６から供給される電源電圧Ｖｃｃを入力
電源とするバンドギャップ定電圧回路３２が設けられて
いる。このバンドギャップ定電圧回路３２からボルテー
ジ・フォロワ３１を介して取り出される定電圧が、上記
基準レベルＶｒｅｆとしてＡＧＣ増幅回路３にＡＧＣ信
号（ＡＧＣ）とともに入力されるようになっている。バ
ンドギャップ定電圧回路３２は、たとえばコロナ社発行
「実用基礎電子回路」１４２頁に記載されているように
、ハンドギャップの値を基準にした定電圧を出力する回
路であって、電源電圧Ｖｃｃが十分に高ければ、その電
源電圧Ｖｃｃの変動にかかわらず常に一定の定電圧すな
わち基準レベルＶｒｅｆを出力することができる。さら
に、このバンドギャップ定電圧回路３２は、上記ＡＧＣ
増幅回路３とともに半導体集積回路化することができる
。
【００１２】次に、以上のように構成されたＡＧＣ増幅
回路について、その動作を説明する。図１に示した実施
例のＡＧＣ増幅回路３は、従来の回路と同様に、バイポ
ーラ・トランジスタＱ１−Ｑ２，Ｑ３−Ｑ４，Ｑ５−Ｑ
６，Ｑ７−Ｑ８の差動対により、ＡＧＣ信号（ＡＧＣ）
のレベルが基準レベルＶｒｅｆとなるように、その増幅
利得が負帰還制御される。これにより、ＡＧＣ増幅回路
３は、予備増幅された読取信号Ｖｉｎを上記基準レベル
Ｖｒｅｆで定められる一定振幅レベルまで差動増幅する
。
回路について、その動作を説明する。図１に示した実施
例のＡＧＣ増幅回路３は、従来の回路と同様に、バイポ
ーラ・トランジスタＱ１−Ｑ２，Ｑ３−Ｑ４，Ｑ５−Ｑ
６，Ｑ７−Ｑ８の差動対により、ＡＧＣ信号（ＡＧＣ）
のレベルが基準レベルＶｒｅｆとなるように、その増幅
利得が負帰還制御される。これにより、ＡＧＣ増幅回路
３は、予備増幅された読取信号Ｖｉｎを上記基準レベル
Ｖｒｅｆで定められる一定振幅レベルまで差動増幅する
。
【００１３】ここで、図１に示した実施例の回路で場合
、図３に示すように、共通電源ライン６に他の負荷から
のノイズが重畳して電源電圧Ｖｃｃが比較的短時間に変
動することがあっても、バンドギャップ定電圧回路３２
によって与えられる基準レベルＶｒｅｆは、変動せずに
一定レベルを維持することができる。これにより、ＡＧ
Ｃ増幅回路３の増幅利得も一定状態を安定に保つことが
でき、予備増幅された読取信号Ｖｉｎを上記基準レベル
Ｖｒｅｆによって定められる一定の振幅レベルまで増幅
して出力することができる。
、図３に示すように、共通電源ライン６に他の負荷から
のノイズが重畳して電源電圧Ｖｃｃが比較的短時間に変
動することがあっても、バンドギャップ定電圧回路３２
によって与えられる基準レベルＶｒｅｆは、変動せずに
一定レベルを維持することができる。これにより、ＡＧ
Ｃ増幅回路３の増幅利得も一定状態を安定に保つことが
でき、予備増幅された読取信号Ｖｉｎを上記基準レベル
Ｖｒｅｆによって定められる一定の振幅レベルまで増幅
して出力することができる。
【００１４】以上のようにして、電源電圧Ｖｃｃがノイ
ズによって変動しても、この電源電圧Ｖｃｃから生成さ
れる基準レベルＶｒｅｆを一定に保つことができるため
、ＡＧＣ増幅回路３の利得制御動作を安定に保つことが
できる。これにより、ＡＧＣ増幅回路３の耐ノイズ性を
高めることができ、とくに電源ノイズによって出力信号
が途切れたりすることをなくすことができる。さらに、
基準レベルＶｒｅｆを作成するバンドギャップ定電圧回
路３２は、半導体素子を主体にして構成することができ
るため、ＡＧＣ増幅回路３とともに半導体集積回路化す
るのにも好適である。
ズによって変動しても、この電源電圧Ｖｃｃから生成さ
れる基準レベルＶｒｅｆを一定に保つことができるため
、ＡＧＣ増幅回路３の利得制御動作を安定に保つことが
できる。これにより、ＡＧＣ増幅回路３の耐ノイズ性を
高めることができ、とくに電源ノイズによって出力信号
が途切れたりすることをなくすことができる。さらに、
基準レベルＶｒｅｆを作成するバンドギャップ定電圧回
路３２は、半導体素子を主体にして構成することができ
るため、ＡＧＣ増幅回路３とともに半導体集積回路化す
るのにも好適である。
【００１５】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。たとえ
ば、ＡＧＣ増幅回路３は、能動素子の一部または全部を
ＭＯＳトランジスタに置き換えた構成であってもよい。
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。たとえ
ば、ＡＧＣ増幅回路３は、能動素子の一部または全部を
ＭＯＳトランジスタに置き換えた構成であってもよい。
【００１６】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるＨＤ
Ｄのリードアンプに適用した場合について説明したが、
それに限定されるものではなく、たとえばＦＤＤ（フロ
ッピィ・ディスク記憶装置）のリードアンプあるいは通
信用のＡＧＣ増幅回路にも適用できる。
てなされた発明をその背景となった利用分野であるＨＤ
Ｄのリードアンプに適用した場合について説明したが、
それに限定されるものではなく、たとえばＦＤＤ（フロ
ッピィ・ディスク記憶装置）のリードアンプあるいは通
信用のＡＧＣ増幅回路にも適用できる。
【００１７】
【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。すなわち、ＡＧＣ増幅回路の耐ノイズ性を高め、
とくに電源ノイズによって出力信号が途切れたりするこ
とを防止できる、という効果が得られる。
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。すなわち、ＡＧＣ増幅回路の耐ノイズ性を高め、
とくに電源ノイズによって出力信号が途切れたりするこ
とを防止できる、という効果が得られる。
【図１】本発明によるＡＧＣ増幅回路の一実施例を示す
図
図
【図２】従来のＡＧＣ増幅回路の構成例を示す図
【図３
】本発明の回路によるＡＧＣ増幅出力信号の状態を示す
波形図
】本発明の回路によるＡＧＣ増幅出力信号の状態を示す
波形図
【図４】従来の回路によるＡＧＣ増幅出力信号の状態を
示す波形図
示す波形図
１ 磁気ヘッド
２ プリアンプ
３ ＡＧＣ増幅回路
４ ＡＧＣ信号を発生するコントロール回路５ パ
ルス化回路 ６ 共通電源ライン ３１ ボルテージ・フォロワ ３２ バンドギャップ定電圧回路 Ｖｃｃ 電源電圧 Ｖｒｅｆ 基準レベル ＡＧＣ ＡＧＣ信号
ルス化回路 ６ 共通電源ライン ３１ ボルテージ・フォロワ ３２ バンドギャップ定電圧回路 Ｖｃｃ 電源電圧 Ｖｒｅｆ 基準レベル ＡＧＣ ＡＧＣ信号
Claims (1)
- 【請求項１】 出力信号の振幅レベルに基づいて生成
されるＡＧＣ信号のレベルが一定の基準レベルとなるよ
うに増幅利得が負帰還制御されるＡＧＣ増幅回路であっ
て、上記基準レベルをバンドギャップ定電圧回路によっ
て与えることを特徴とするＡＧＣ増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14945491A JPH04346503A (ja) | 1991-05-24 | 1991-05-24 | Ａｇｃ増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14945491A JPH04346503A (ja) | 1991-05-24 | 1991-05-24 | Ａｇｃ増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04346503A true JPH04346503A (ja) | 1992-12-02 |
Family
ID=15475480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14945491A Pending JPH04346503A (ja) | 1991-05-24 | 1991-05-24 | Ａｇｃ増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04346503A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100340028B1 (ko) * | 1999-08-31 | 2002-06-12 | 송문섭 | 알에프신호 출력이득 제어회로 |
-
1991
- 1991-05-24 JP JP14945491A patent/JPH04346503A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100340028B1 (ko) * | 1999-08-31 | 2002-06-12 | 송문섭 | 알에프신호 출력이득 제어회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122915A (en) | Low-noise preamplifier for magneto-resistive heads | |
| JP2574986B2 (ja) | デイスク記憶システム | |
| US6822817B2 (en) | Preamplifier circuit suitable for use in magnetic storage devices | |
| US5691663A (en) | Single-ended supply preamplifier with high power supply rejection ratio | |
| US5910751A (en) | Circuit arrangement and method with temperature dependent signal swing | |
| CN101438493B (zh) | 具有输入共模反馈的乘法器-跨阻抗放大器组合 | |
| US7075358B1 (en) | Base current compensation for a bipolar transistor current mirror circuit | |
| JPH04346503A (ja) | Ａｇｃ増幅回路 | |
| US6473253B1 (en) | Read channel with programmable bandwidth control | |
| US4365278A (en) | Device for detecting non-recorded portions on magnetic tape | |
| JPH05325110A (ja) | 磁気抵抗効果型ヘッド用リードアンプ回路 | |
| JP2676823B2 (ja) | バイアス回路 | |
| JP3922906B2 (ja) | 広帯域差動増幅回路 | |
| JP2774411B2 (ja) | コントロール信号の再生回路及びそれを有する磁気記録再生装置 | |
| JPH0991604A (ja) | リードアンプ | |
| JP2000293804A (ja) | 磁気ディスクメモリ装置 | |
| JP2001060303A (ja) | 磁気ディスク装置 | |
| JP3530326B2 (ja) | 増幅装置 | |
| JPH06150208A (ja) | 磁気抵抗効果型ヘッド用記録再生装置 | |
| JPH0713090Y2 (ja) | データレコーダ | |
| JPH0535606B2 (ja) | ||
| JPH06131612A (ja) | 磁気再生装置 | |
| JPH06153113A (ja) | ビデオ信号処理装置及び自動利得制御回路 | |
| JP2004096288A (ja) | 電流電圧変換回路、並びにそれを用いた信号処理回路及び光学式情報再生装置 | |
| JPS58189803A (ja) | 磁気抵抗効果ヘツドの信号検出方式 |