JPH04348434A - 仮想計算機システム - Google Patents

仮想計算機システム

Info

Publication number
JPH04348434A
JPH04348434A JP12076191A JP12076191A JPH04348434A JP H04348434 A JPH04348434 A JP H04348434A JP 12076191 A JP12076191 A JP 12076191A JP 12076191 A JP12076191 A JP 12076191A JP H04348434 A JPH04348434 A JP H04348434A
Authority
JP
Japan
Prior art keywords
main memory
virtual
computer system
virtual computer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12076191A
Other languages
English (en)
Inventor
Toyohisa Imada
今田　豊寿
Seisuke Takeshima
竹島　靖祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Computer Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP12076191A priority Critical patent/JPH04348434A/ja
Priority to GB9210282A priority patent/GB2256513B/en
Priority to DE19924217444 priority patent/DE4217444A1/de
Publication of JPH04348434A publication Critical patent/JPH04348434A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45541—Bare-metal, i.e. hypervisor runs directly on hardware
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/4557—Distribution of virtual machine instances; Migration and load balancing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45579—I/O management, e.g. providing access to device drivers or storage

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、仮想計算機システムに
関し、特にＬＰＡＲ（Ｌｏｇｉｃａｌｌｙ　Ｐａｒｔｉ
ｔｉｏｎｅｄ：論理的区画化）機能を備えた仮想計算機
システムにおいて、各仮想計算機における主記憶の動的
再編成による主記憶オリジンの指定エリアへの移動が可
能とされる仮想計算機システムに適用して有効な技術に
関する。
【０００２】
【従来の技術】従来、仮想計算機システムにおける主記
憶の再編成技術としては、仮想計算機の主記憶の拡張お
よび縮退を行う機能を備えたものが知られている。
【０００３】
【発明が解決しようとする課題】ところが、前記の従来
技術においては、主記憶のオリジンを変更するものでは
ない。
【０００４】たとえば、１つの仮想計算機が物理的な主
記憶の中心部分を割り当て、既に基本ソフト（ＯＳなど
）を使用中で、もう１つの仮想計算機にとって必要な主
記憶が連続して割り当てられなかった場合、従来技術で
は最初の仮想計算機を停止させて主記憶オリジンを再設
定し、システム初期設定後にＯＳなどを再ＩＰＬ（Ｉｎ
ｉｔｉａｌ　Ｐｒｏｇｒａｍ　Ｌｏａｄｅｒ）する必要
があった。
【０００５】そこで、本発明者は、仮想計算機に主記憶
および仮想記憶の動的再編成を開発するにあたり、使い
勝手の面から有効な機能を検討した結果、物理的に搭載
された主記憶を分割して、分割された主記憶毎に仮想計
算機を構築することが可能とされることを見い出した。
【０００６】すなわち、本発明の目的は、他方の仮想計
算機に主記憶が割り当てられない場合に、最初の一方の
仮想計算機の状態をそのままにし、主記憶オリジンを指
定エリアに移して他方の仮想計算機を使用可能状態とす
ることにより、情報処理装置の効率化および使い勝手の
向上を図ることができる仮想計算機システムを提供する
ことにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【０００９】すなわち、本発明の仮想計算機システムは
、少なくとも情報処理装置とこの情報処理装置のオペレ
ータインタフェースを提供するサービスプロセッサとを
備えた仮想計算機システムであって、複数の仮想計算機
を制御するハードウェア機構と、このハードウェア機構
を排他的または時分割で論理的に区画化する論理区画手
段と、複数の仮想計算機の論理区画手段による指定仮想
計算機の主記憶オリジンを変更して主記憶エリアを移動
する主記憶移動手段とを備えるものである。
【００１０】また、前記複数の仮想計算機が物理的主記
憶をすべて使用している場合に、動的に少なくとも２つ
以上の仮想計算機の主記憶エリアを交換するようにした
ものである。
【００１１】さらに、前記複数の仮想計算機が稼働中に
一方の仮想計算機の主記憶エリアを拡張する場合に、他
方の仮想計算機の主記憶エリアを自由に移動するように
したものである。
【００１２】
【作用】前記した仮想計算機システムによれば、ハード
ウェア機構、論理区画手段および主記憶移動手段を備え
ることにより、たとえば複数の仮想計算機が物理的主記
憶をすべて使用している場合には、動的に少なくとも２
つ以上の仮想計算機の主記憶エリアを交換し、また複数
の仮想計算機が稼働中に一方の仮想計算機の主記憶エリ
アを拡張する場合には、他方の仮想計算機の主記憶エリ
アを自由に移動させて、ハードウェア機構で稼働中の複
数の仮想計算機の各割り当て主記憶オリジンを自由に変
更することができる。
【００１３】すなわち、論理区画手段で区画化された指
定仮想計算機の主記憶オリジンを主記憶移動手段により
操作すると、サービスプロセッサからこのオペレーショ
ンが読み出され、指定仮想計算機の制御部に対して主記
憶オリジンを変更することを連絡する。そして、制御部
は論理的に接続されている命令プロセッサ制御部を停止
させる。
【００１４】次に、指定された主記憶オリジンの妥当性
を、全仮想計算機の物理資源を管理している資源管理部
に確認し、指定エリアに移動できることが確認できた後
、仮想計算機の制御部はデータ移動をページ単位に行う
。そして、入出力プロセッサに、この仮想計算機の新し
い主記憶エリアの範囲をＳＡＬＥ（Ｓｅｔ　Ａｄｄｒｅ
ｓｓ　Ｌｉｍｉｔ　Ｅｘｔｅｎｄｅｓ）命令により連絡
し、最後にＳＩＥ（Ｓｔａｒｔ　Ｉｎｔｅｒｐｒｅｔｉ
ｖｅ　Ｅｘｅｃｕｔｉｏｎ）命令のパラメータ内主記憶
オリジンのエリアを変更して命令プロセッサ制御部を再
開させる。
【００１５】これにより、指定仮想計算機の主記憶移動
を、この仮想計算機の使用ユーザに対して影響を与える
ことなく実現することができる。
【００１６】
【実施例】図１は本発明の一実施例である仮想計算機シ
ステムのハードウェア資源構成をを示すブロック図、図
２は本実施例の仮想計算機システムにおける主記憶移動
手段の構成と、この主記憶移動手段による主記憶移動処
理手順を示す説明図、図３は本実施例における論理区画
手段による主記憶割り当てを示す説明図、図４は本実施
例における主記憶移動処理後の主記憶割り当てを示す説
明図である。
【００１７】まず、図１により本実施例の仮想計算機シ
ステムのハードウェア資源構成を説明する。
【００１８】本実施例の仮想計算機システムのハードウ
ェア資源は、たとえばＬＰＡＲモード（論理区画手段）
という新しい分割形態を持った仮想計算機システムとさ
れ、４組の命令プロセッサ（ＩＰ１〜ＩＰ４）１、主記
憶部／仮想記憶部（ＭＳ／ＥＳ）２およびチャネルパス
（ＣＨ）３と、デバイス（ＤＥＶＩＣＥ）４とから構成
され、デバイス４が４組の各仮想計算機群に分割されて
使用される。
【００１９】また、上記のハードウェア資源は、ＬＰＡ
Ｒモードにおいて排他的または時分割で分割され、論理
的な計算機システムであるＬＰＡＲに分割される。すな
わち、上記ハードウェア構成の内、命令プロセッサ１は
時分割によって各ＬＰＡＲに割り当てられ、他のハード
ウェアは排他的に分割されるようになっている。
【００２０】そして、各ＬＰＡＲに割り当てられた主記
憶が、図２に示すような主記憶移動処理（主記憶移動手
段）により動的に再構成され、物理主記憶内で自由自在
に各ＬＰＡＲの主記憶オリジンが変更されて主記憶エリ
アが移動可能な機能を備えている。
【００２１】すなわち、主記憶移動処理は、図２に示す
ように各ＬＰＡＲに対するオペレーションインタフェー
スを提供するＬＰＡＲフレームを備えたＳＶＰ（　Ｓｅ
ｒｖｉｃｅ　Ｐｒｏｃｅｓｓｏｒ）５と、各ＬＰＡＲへ
の操作コマンドなどを制御するＬＰＡＲ制御部６と、Ｌ
ＰＡＲ制御部６からの指示に従ってゲストを制御し、ま
たシミュレーションが必要な命令に対してはシミュレー
ション処理を行うＬＩＰ（　Ｌｏｇｉｃａｌ　Ｉｎｓｔ
ｒｕｃｔｉｏｎ　Ｐｒｏｃｅｓｓｏｒ）制御部７と、全
ＬＰＡＲの物理資源情報をすべて管理する資源管理部８
の構成により実行される。
【００２２】次に、本実施例の作用について、たとえば
２つのＬＰＡＲを稼働させる場合について図２により説
明する。
【００２３】始めに、各ＬＰＡＲが稼働する前に定義し
たＭＳオリジンおよびＭＳサイズは図３（ａ）　に示す
ようになっており、ＭＳギャップがこのＬＰＡＲとＭＳ
上位のＬＰＡＲとの間の未使用エリアのサイズを示した
ものである。すなわち、ＬＰＡＲ１とＬＰＡＲ２の間に
は、ＭＳのギャップがないためにＬＰＡＲ１のＭＳギャ
ップは“０”となる。
【００２４】また、定義された２つのＬＰＡＲが稼働し
ている時の主記憶のアロケーション状態は、図３（ｂ）
　に示すようにＬＰＡＲ１がＭＳ＝０Ｍバイトから１２
８Ｍバイトまで割り当てられており、残りのＭＳ＝１２
５Ｍバイトが未割り当てエリアである。
【００２５】そして、２つのＬＰＡＲが稼働中に、ＬＰ
ＡＲ１のＭＳエリアを拡大する必要ができた時に本発明
の主記憶移動（ＭＯＶＥ　　ＭＳ）機能を利用すること
ができる。
【００２６】まず、たとえばＳＶＰ５上のＬＰＡＲフレ
ームで、ＬＰＡＲ２に対し、ＭＯＶＥ　　ＭＳコマンド
（以下、ＭＶＳＴＯＲコマンドという）をＭＳ０＝１９
２と指定する。このオペレーションにより、制御がＳＶ
Ｐ５からＬＰＡＲ２のＬＰＡＲ制御部６に移る。
【００２７】そして、ＬＰＡＲ制御部６では、まずＬＩ
Ｐを停止させるためにＬＩＰ制御部７に指示を出し、Ｌ
ＩＰ制御部７はＬＩＰ、すなわちＬＰＡＲ２のゲストを
ストップ状態にする（処理フロー２０１）。
【００２８】さらに、このＬＰＡＲ２につながる全ての
Ｉ／Ｏデバイスに対し、ＢＵＳＹ状態が回避されるのを
最大１０秒間待つ（処理フロー２０２）。通常、ＬＩＰ
停止時、Ｉ／ＯデバイスはＢＵＳＹ状態をすぐに回避で
きるが、特殊なケースを想定して１０秒間タイマーを用
意している。
【００２９】たとえば、タイムアウトの場合は、その旨
のメッセージを出力してＢＵＳＹなＩ／Ｏデバイスを指
摘する。この処理フロー２０２の必要性は、処理フロー
２０１でＬＩＰを停止させたが、ＩＯＰが稼働中のため
に、Ｉ／Ｏ命令によって従来エリア（稼働前エリア）に
対してアクセスする可能性を防ぐためである。
【００３０】そして、コマンドにより指定されたＭＳオ
リジン（ここでは１９２Ｍバイト）が打倒かどうかのチ
ェック、すなわちＭＯＶＥできるか否かのチェックを資
源管理部８で行う（処理フロー２０３）。ここで、資源
管理部８は全てのＬＰＡＲのＭＳマップを保持しており
、指定されたＭＳオリジンからそのサイズ分、他ＬＰＡ
Ｒが使用していないかのチェックを行う。
【００３１】本実施例では、ＭＳオリジンの１９２Ｍバ
イトから３８４ＭバイトまではＬＰＡＲ２が使用してい
て、３８４Ｍバイト以降は未割り当てであるために移動
可能である。そして、資源管理部８では、ＭＳ移動が可
能である時にＩＯＰに対してＳＡＬＥ命令を発行し、更
新後のＬＰＡＲのＭＳ範囲を連絡する。
【００３２】続いて、実際のメモリ転送処理を処理フロ
ー２０４〜２０９に基づいて説明する。
【００３３】まず、転送を開始するデータのスタートア
ドレスおよび転送先アドレスのスタートアドレスを設定
する（処理フロー２０４）。本実施例では、転送前アド
レスが３８４Ｍバイト−１ページで、転送先アドレスが
４４８Ｍバイト−１ページである。すなわち、転送先ア
ドレスより開始し、１ページ分ずつアドレスを減じてい
くことになる。
【００３４】そして、転送前エリアのＫＥＹを読み出し
（処理フロー２０５）、レジスタに退避する。そして、
処理フロー２０４で求めたアドレスより、転送先エリア
にデータを転送し（処理フロー２０６）、この転送先エ
リアに先程読み込んだＫＥＹをセットする（処理フロー
２０７）。これで、１ページ分のメモリ転送は完了した
ことになる。
【００３５】さらに、次に転送するエリアおよび転送先
エリアのアドレスを更新する（処理フロー２０８）。本
実施例では、１ページ分ずつ減じていき、この処理をＬ
ＰＡＲのＭＳサイズ分（ページ単位）繰り返す。
【００３６】以上で、ＭＳ転送処理は終了する（処理フ
ロー２０９）。最後に、ＬＩＰを再開始させるために、
ＬＩＰ制御部７に指示を出す。この時、ＬＩＰ制御部７
は新しくなったＭＳオリジンをセットするため、ＳＤを
更新後、ＬＩＰ、すなわちＬＰＡＲ２のゲストをスター
トさせる（処理フロー２１０）。また、ＳＶＰ５上のフ
レームに対し、ＭＶＳＴＯＲコマンドの結果を報告する
（処理フロー２１１）。本実施例では、ＭＶＳＴＯＲコ
マンドは正常に終了する。
【００３７】この場合に、ＭＶＳＴＯＲコマンドの終了
後におけるＬＰＡＲのＭＳ割り当て状況は図４（ａ）　
に示すようになり、ＭＶＳＴＯＲコマンドによってＬＰ
ＡＲ１のＭＳギャップができたため、ＬＰＡＲ１はこの
ＭＳギャップ分だけＭＳを増やすことが可能となる。ま
た、ＬＰＡＲ１，２のＭＳアロケーション状態は図４（
ｂ）に示すようになり、ＬＰＡＲ２がまだＭＳ上位方向
に６１Ｍバイト移動可能である。
【００３８】以上のように、ＬＰＡＲ２の稼働状態に影
響を与えることなく、ＬＰＡＲ１のＭＳを拡大させるこ
とが可能となる。
【００３９】従って、本実施例の仮想計算機システムに
よれば、ＬＰＡＲモード機能を持つ仮想計算機システム
において、物理主記憶内で自由自在に各ＬＰＡＲの主記
憶オリジンを変更して主記憶エリアを移動可能なＭＶＳ
ＴＯＲコマンドを提供することができるので、従来のよ
うに稼働中の仮想計算機を停止させ、主記憶オリジンの
再設定後にさらに再ＩＰＬする必要がなくなり、他の主
記憶エリアにリロケーションできるので稼働中の仮想計
算機の継続が可能となる。
【００４０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４１】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野であるＬＰＡＲ機能を備
えた仮想計算機システムに適用した場合について説明し
たが、これに限定されるものではなく、他の仮想計算機
システムについても広く適用可能である。
【００４２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００４３】すなわち、複数の仮想計算機を制御するハ
ードウェア機構と、このハードウェア機構を排他的また
は時分割で論理的に区画化する論理区画手段と、複数の
仮想計算機の論理区画手段による指定仮想計算機の主記
憶オリジンを変更して主記憶エリアを移動する主記憶移
動手段とを備えることにより、たとえば複数の仮想計算
機が物理的主記憶をすべて使用している場合には、動的
に少なくとも２つ以上の仮想計算機の主記憶エリアを交
換したり、または複数の仮想計算機が稼働中に一方の仮
想計算機の主記憶エリアを拡張する場合には、他方の仮
想計算機の主記憶エリアを自由に移動させる機能を得る
ことができる。
【００４４】これにより、ハードウェア機構で稼働中の
複数の仮想計算機の各割り当て主記憶オリジンを自由に
変更し、稼働中の仮想計算機を停止させることなく、他
の主記憶にリロケーションできるので、稼働中の仮想計
算機をそのまま継続することが可能となる。
【００４５】この結果、指定仮想計算機の主記憶移動を
、この仮想計算機の使用ユーザに対して影響を与えるこ
となく実現し、情報処理装置の効率化および使い勝手の
向上が可能とされる仮想計算機システムを得ることがで
きる。
【図面の簡単な説明】
【図１】本発明の一実施例である仮想計算機システムの
ハードウェア資源構成を示すブロック図である。
【図２】本実施例の仮想計算機システムにおける主記憶
移動手段の構成と、この主記憶移動手段による主記憶移
動処理手順を示す説明図である。
【図３】本実施例における論理区画手段による主記憶割
り当てを示す説明図である。
【図４】本実施例における主記憶移動処理後の主記憶割
り当てを示す説明図である。
【符号の説明】
１　　命令プロセッサ ２　　主記憶部／仮想記憶部 ３　　チャネルパス ４　　デバイス ５　　ＳＶＰ ６　　ＬＰＡＲ制御部 ７　　ＬＩＰ制御部 ８　　資源管理部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】　　少なくとも情報処理装置と該情報処理
    装置のオペレータインタフェースを提供するサービスプ
    ロセッサとを備えた仮想計算機システムであって、複数
    の仮想計算機を制御するハードウェア機構と、該ハード
    ウェア機構を排他的または時分割で論理的に区画化する
    論理区画手段と、前記複数の仮想計算機の該論理区画手
    段による指定仮想計算機の主記憶オリジンを変更して主
    記憶エリアを移動する主記憶移動手段とを備え、前記ハ
    ードウェア機構で稼働中の前記複数の仮想計算機の各割
    り当て主記憶オリジンを自由に変更することを特徴とす
    る仮想計算機システム。
  2. 【請求項２】　　前記複数の仮想計算機が物理的主記憶
    をすべて使用している場合に、動的に少なくとも２つ以
    上の仮想計算機の主記憶エリアを交換することを特徴と
    する請求項１記載の仮想計算機システム。
  3. 【請求項３】　　前記複数の仮想計算機が稼働中に一方
    の仮想計算機の主記憶エリアを拡張する場合に、他方の
    仮想計算機の主記憶エリアを自由に移動することを特徴
    とする請求項１記載の仮想計算機システム。
JP12076191A 1991-05-27 1991-05-27 仮想計算機システム Pending JPH04348434A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP12076191A JPH04348434A (ja) 1991-05-27 1991-05-27 仮想計算機システム
GB9210282A GB2256513B (en) 1991-05-27 1992-05-13 A method of and system for dynamically relocating main storage area to virtual machine
DE19924217444 DE4217444A1 (de) 1991-05-27 1992-05-26 Verfahren und einrichtung zur dynamischen verlagerung von virtuellen maschinen in einem hauptspeicher

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12076191A JPH04348434A (ja) 1991-05-27 1991-05-27 仮想計算機システム

Publications (1)

Publication Number Publication Date
JPH04348434A true JPH04348434A (ja) 1992-12-03

Family

ID=14794341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12076191A Pending JPH04348434A (ja) 1991-05-27 1991-05-27 仮想計算機システム

Country Status (3)

Country Link
JP (1) JPH04348434A (ja)
DE (1) DE4217444A1 (ja)
GB (1) GB2256513B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250919A (ja) * 1993-02-08 1994-09-09 Internatl Business Mach Corp <Ibm> コンピュータ・メモリ・システム
WO2002005091A1 (fr) * 2000-07-06 2002-01-17 Fujitsu Limited Systeme informatique virtuel et procede de commande
JP2004526229A (ja) * 2000-12-27 2004-08-26 インテル・コーポレーション 仮想マシン・モニタとゲスト・オペレーティング・システムの間のアドレス空間の競合を解決するための方法
JP2008541214A (ja) * 2005-05-05 2008-11-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 動的論理パーティショニングによるコンピューティング環境におけるコンピュータ・メモリの管理

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635732A (ja) * 1992-07-14 1994-02-10 Hitachi Ltd 記憶装置の領域割り当て方法
JPH07262093A (ja) * 1994-03-17 1995-10-13 Hitachi Ltd 記憶装置の領域再構成制御方式
US6128714A (en) 1994-03-17 2000-10-03 Hitachi, Ltd. Method of processing a data move instruction for moving data between main storage and extended storage and data move instruction processing apparatus
US5819061A (en) * 1994-07-25 1998-10-06 International Business Machines Corporation Method and apparatus for dynamic storage reconfiguration in a partitioned environment
US7082615B1 (en) 2000-03-31 2006-07-25 Intel Corporation Protecting software environment in isolated execution
US6934817B2 (en) 2000-03-31 2005-08-23 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US6996710B1 (en) 2000-03-31 2006-02-07 Intel Corporation Platform and method for issuing and certifying a hardware-protected attestation key
US7013484B1 (en) 2000-03-31 2006-03-14 Intel Corporation Managing a secure environment using a chipset in isolated execution mode
US7073071B1 (en) 2000-03-31 2006-07-04 Intel Corporation Platform and method for generating and utilizing a protected audit log
US7013481B1 (en) 2000-03-31 2006-03-14 Intel Corporation Attestation key memory device and bus
US6769058B1 (en) 2000-03-31 2004-07-27 Intel Corporation Resetting a processor in an isolated execution environment
US6760441B1 (en) 2000-03-31 2004-07-06 Intel Corporation Generating a key hieararchy for use in an isolated execution environment
US7194634B2 (en) 2000-03-31 2007-03-20 Intel Corporation Attestation key memory device and bus
US7089418B1 (en) 2000-03-31 2006-08-08 Intel Corporation Managing accesses in a processor for isolated execution
US7111176B1 (en) 2000-03-31 2006-09-19 Intel Corporation Generating isolated bus cycles for isolated execution
US6795905B1 (en) 2000-03-31 2004-09-21 Intel Corporation Controlling accesses to isolated memory using a memory controller for isolated execution
US6976162B1 (en) 2000-06-28 2005-12-13 Intel Corporation Platform and method for establishing provable identities while maintaining privacy
US6986052B1 (en) 2000-06-30 2006-01-10 Intel Corporation Method and apparatus for secure execution using a secure memory partition
US7793111B1 (en) 2000-09-28 2010-09-07 Intel Corporation Mechanism to handle events in a machine with isolated execution
US7389427B1 (en) 2000-09-28 2008-06-17 Intel Corporation Mechanism to secure computer output from software attack using isolated execution
US7085705B2 (en) 2000-12-21 2006-08-01 Microsoft Corporation System and method for the logical substitution of processor control in an emulated computing environment
JP4316882B2 (ja) * 2000-12-21 2009-08-19 マイクロソフト コーポレーション エミュレートされるコンピューティング環境におけるプロセッサ制御の論理的置換のためのシステムおよび方法
US7215781B2 (en) 2000-12-22 2007-05-08 Intel Corporation Creation and distribution of a secret value between two devices
US7117376B2 (en) 2000-12-28 2006-10-03 Intel Corporation Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations
US7096497B2 (en) 2001-03-30 2006-08-22 Intel Corporation File checking using remote signing authority via a network
US7191440B2 (en) 2001-08-15 2007-03-13 Intel Corporation Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
US7024555B2 (en) 2001-11-01 2006-04-04 Intel Corporation Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment
US7308576B2 (en) 2001-12-31 2007-12-11 Intel Corporation Authenticated code module
US7480806B2 (en) 2002-02-22 2009-01-20 Intel Corporation Multi-token seal and unseal
US7124273B2 (en) 2002-02-25 2006-10-17 Intel Corporation Method and apparatus for translating guest physical addresses in a virtual machine environment
US7631196B2 (en) 2002-02-25 2009-12-08 Intel Corporation Method and apparatus for loading a trustable operating system
US7028149B2 (en) 2002-03-29 2006-04-11 Intel Corporation System and method for resetting a platform configuration register
US7069442B2 (en) 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US7076669B2 (en) 2002-04-15 2006-07-11 Intel Corporation Method and apparatus for communicating securely with a token
US7058807B2 (en) 2002-04-15 2006-06-06 Intel Corporation Validation of inclusion of a platform within a data center
US7139890B2 (en) 2002-04-30 2006-11-21 Intel Corporation Methods and arrangements to interface memory
US7142674B2 (en) 2002-06-18 2006-11-28 Intel Corporation Method of confirming a secure key exchange
US7392415B2 (en) 2002-06-26 2008-06-24 Intel Corporation Sleep protection
US7124327B2 (en) 2002-06-29 2006-10-17 Intel Corporation Control over faults occurring during the operation of guest software in the virtual-machine architecture
US7165181B2 (en) 2002-11-27 2007-01-16 Intel Corporation System and method for establishing trust without revealing identity
US7318235B2 (en) 2002-12-16 2008-01-08 Intel Corporation Attestation using both fixed token and portable token
US7318141B2 (en) 2002-12-17 2008-01-08 Intel Corporation Methods and systems to control virtual machines
US7900017B2 (en) 2002-12-27 2011-03-01 Intel Corporation Mechanism for remapping post virtual machine memory pages
US7076802B2 (en) 2002-12-31 2006-07-11 Intel Corporation Trusted system clock
US7415708B2 (en) 2003-06-26 2008-08-19 Intel Corporation Virtual machine management using processor state information
US7287197B2 (en) 2003-09-15 2007-10-23 Intel Corporation Vectoring an interrupt or exception upon resuming operation of a virtual machine
US7424709B2 (en) 2003-09-15 2008-09-09 Intel Corporation Use of multiple virtual machine monitors to handle privileged events
US7739521B2 (en) 2003-09-18 2010-06-15 Intel Corporation Method of obscuring cryptographic computations
US7610611B2 (en) 2003-09-19 2009-10-27 Moran Douglas R Prioritized address decoder
US7177967B2 (en) 2003-09-30 2007-02-13 Intel Corporation Chipset support for managing hardware interrupts in a virtual machine system
US7237051B2 (en) 2003-09-30 2007-06-26 Intel Corporation Mechanism to control hardware interrupt acknowledgement in a virtual machine system
US20050080934A1 (en) 2003-09-30 2005-04-14 Cota-Robles Erik C. Invalidating translation lookaside buffer entries in a virtual machine (VM) system
US7636844B2 (en) 2003-11-17 2009-12-22 Intel Corporation Method and system to provide a trusted channel within a computer system for a SIM device
US8156343B2 (en) 2003-11-26 2012-04-10 Intel Corporation Accessing private data about the state of a data processing machine from storage that is publicly accessible
US8037314B2 (en) 2003-12-22 2011-10-11 Intel Corporation Replacing blinded authentication authority
US7802085B2 (en) 2004-02-18 2010-09-21 Intel Corporation Apparatus and method for distributing private keys to an entity with minimal secret, unique information
US7356735B2 (en) 2004-03-30 2008-04-08 Intel Corporation Providing support for single stepping a virtual machine in a virtual machine environment
US7620949B2 (en) 2004-03-31 2009-11-17 Intel Corporation Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment
US7490070B2 (en) 2004-06-10 2009-02-10 Intel Corporation Apparatus and method for proving the denial of a direct proof signature
US7305592B2 (en) 2004-06-30 2007-12-04 Intel Corporation Support for nested fault in a virtual machine environment
US8271976B2 (en) 2004-06-30 2012-09-18 Microsoft Corporation Systems and methods for initializing multiple virtual processors within a single virtual machine
US7383405B2 (en) 2004-06-30 2008-06-03 Microsoft Corporation Systems and methods for voluntary migration of a virtual machine between hosts with common storage connectivity
US7840962B2 (en) 2004-09-30 2010-11-23 Intel Corporation System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time
US8146078B2 (en) 2004-10-29 2012-03-27 Intel Corporation Timer offsetting mechanism in a virtual machine environment
US8924728B2 (en) 2004-11-30 2014-12-30 Intel Corporation Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information
US8533777B2 (en) 2004-12-29 2013-09-10 Intel Corporation Mechanism to determine trust of out-of-band management agents
US7395405B2 (en) 2005-01-28 2008-07-01 Intel Corporation Method and apparatus for supporting address translation in a virtual machine environment
US7809957B2 (en) 2005-09-29 2010-10-05 Intel Corporation Trusted platform module for generating sealed data
US8014530B2 (en) 2006-03-22 2011-09-06 Intel Corporation Method and apparatus for authenticated, recoverable key distribution with no database secrets

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916608A (en) * 1986-05-30 1990-04-10 International Business Machines Corporation Provision of virtual storage resources to an operating system control program
JP2615103B2 (ja) * 1987-12-11 1997-05-28 株式会社日立製作所 仮想計算機システム
ATE130112T1 (de) * 1990-09-03 1995-11-15 Ibm Rechner mit erweitertem virtuellem speicher.

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250919A (ja) * 1993-02-08 1994-09-09 Internatl Business Mach Corp <Ibm> コンピュータ・メモリ・システム
US5652853A (en) * 1993-02-08 1997-07-29 International Business Machines Corporation Multi-zone relocation facility computer memory system
WO2002005091A1 (fr) * 2000-07-06 2002-01-17 Fujitsu Limited Systeme informatique virtuel et procede de commande
JP2004526229A (ja) * 2000-12-27 2004-08-26 インテル・コーポレーション 仮想マシン・モニタとゲスト・オペレーティング・システムの間のアドレス空間の競合を解決するための方法
JP2008541214A (ja) * 2005-05-05 2008-11-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 動的論理パーティショニングによるコンピューティング環境におけるコンピュータ・メモリの管理

Also Published As

Publication number Publication date
GB2256513B (en) 1994-11-23
GB2256513A (en) 1992-12-09
DE4217444A1 (de) 1992-12-03
GB9210282D0 (en) 1992-07-01

Similar Documents

Publication Publication Date Title
JP3225804B2 (ja) 入出力チャネルの拡張方式
JP4921384B2 (ja) メモリを１台のバーチャル・マシンからもう一方へダイナミックに再割り当てする方法、装置及びシステム
GB2256513A (en) Dynamically relocating main storage to virtual machine
JP3653159B2 (ja) 仮想計算機システム間の仮想計算機移動制御方法
JP4947081B2 (ja) パススルーｉ／ｏデバイスを伴うｌｐａｒの動的マイグレーション装置、その方法及びそのプログラム
US7539782B2 (en) Method of virtualizing I/O resources in a computer system
JP2737823B2 (ja) コンピュータ・システム
JP5039029B2 (ja) 動的論理パーティショニングによるコンピューティング環境におけるコンピュータ・メモリの管理
GB2508983A (en) Migration of virtual machines with reassignment of hardware memory segments
JP3186244B2 (ja) 仮想計算機システム
KR20040028805A (ko) 프로세서로 산출하기 위한 시스템
WO2017072933A1 (ja) 計算機システムの管理システム及び管理方法
TW200406673A (en) Procedure for dynamic reconfiguration of resources of logical partitions
JPH06187178A (ja) 仮想計算機システムの入出力割込み制御方法
JP2017227969A (ja) 制御プログラム、システム、及び方法
JPH10301795A (ja) 仮想計算機システム
JPH1063525A (ja) 情報処理装置、情報処理システム及びその制御方法
JP7708459B1 (ja) 情報処理装置、情報処理方法及びプログラム
JPH0470935A (ja) 計算機システム
JP2864255B2 (ja) 仮想計算機方式の計算機システム
JPH04346136A (ja) 仮想命令プロセッサ構成制御方法
JP2943401B2 (ja) 仮想計算機の外部記憶装置割当処理方法
JPS6314241A (ja) メモリ拡張方式
JP2001265613A (ja) 仮想計算機システム
JPH10105419A (ja) 仮想計算機システム