JPH04349638A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH04349638A JPH04349638A JP12147991A JP12147991A JPH04349638A JP H04349638 A JPH04349638 A JP H04349638A JP 12147991 A JP12147991 A JP 12147991A JP 12147991 A JP12147991 A JP 12147991A JP H04349638 A JPH04349638 A JP H04349638A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- transistor
- heat
- gate electrode
- resistant metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、（化合物）半導体集積
回路の製造方法に関するものである。
回路の製造方法に関するものである。
【０００２】
【従来の技術】化合物半導体集積回路、例えばＭＥＳ−
ＦＥＴ集積回路の一般的な製造工程においては、耐熱性
金属からなるゲート電極と、同じく耐熱性金属からなる
トランジスタ間の配線とは別工程で形成されていた。す
なわち、半導体基板上にゲート電極用の耐熱性金属（例
：ＷＳｉ）の層をスパッタリングによって形成し、その
上にホトレジストを用いてゲート電極部分をパターニン
グし、その後ＲＩＥによってゲート電極部分以外の耐熱
性金属を除去することによってゲート電極が形成される
。また、このようにしてゲート電極を形成した後、半導
体基板上の所定部分に絶縁膜を形成し、その後、上記同
様にして半導体基板上に耐熱性金属からなる配線が形成
される。
ＦＥＴ集積回路の一般的な製造工程においては、耐熱性
金属からなるゲート電極と、同じく耐熱性金属からなる
トランジスタ間の配線とは別工程で形成されていた。す
なわち、半導体基板上にゲート電極用の耐熱性金属（例
：ＷＳｉ）の層をスパッタリングによって形成し、その
上にホトレジストを用いてゲート電極部分をパターニン
グし、その後ＲＩＥによってゲート電極部分以外の耐熱
性金属を除去することによってゲート電極が形成される
。また、このようにしてゲート電極を形成した後、半導
体基板上の所定部分に絶縁膜を形成し、その後、上記同
様にして半導体基板上に耐熱性金属からなる配線が形成
される。
【０００３】
【発明が解決しようとする課題】したがって、この種の
半導体集積回路においては、ゲート電極とトランジスタ
間の配線とが同一金属からなるにもかかわらず別工程で
形成されるため、工程数が多く、製造コストが高い。な
お、ゲート電極と配線とを同時に形成しようとすると、
配線を形成している金属が半導体基板上に直接形成され
てしまう。そのため、ショットキー接合を利用したＭＥ
Ｓ−ＦＥＴの集積回路では、配線と基板とがショットキ
ー接合を形成し、基板を介して配線間にリーク電流が流
れてしまい、信頼性の低下をまねいてしまう。さらに、
半導体基板のトランジスタ部のソースまたはドレインの
各電極を形成し、かつこれらと前記配線とを接続するた
めの金属層を形成するが、前記配線の端部（角の部分）
の部分でこの金属層が切断されやすい。これは接続する
ために形成した金属が前記配線の断面が矩形であるため
角の部分にて切断され易いからである。
半導体集積回路においては、ゲート電極とトランジスタ
間の配線とが同一金属からなるにもかかわらず別工程で
形成されるため、工程数が多く、製造コストが高い。な
お、ゲート電極と配線とを同時に形成しようとすると、
配線を形成している金属が半導体基板上に直接形成され
てしまう。そのため、ショットキー接合を利用したＭＥ
Ｓ−ＦＥＴの集積回路では、配線と基板とがショットキ
ー接合を形成し、基板を介して配線間にリーク電流が流
れてしまい、信頼性の低下をまねいてしまう。さらに、
半導体基板のトランジスタ部のソースまたはドレインの
各電極を形成し、かつこれらと前記配線とを接続するた
めの金属層を形成するが、前記配線の端部（角の部分）
の部分でこの金属層が切断されやすい。これは接続する
ために形成した金属が前記配線の断面が矩形であるため
角の部分にて切断され易いからである。
【０００４】そこで本発明の目的は以上のような問題を
解消した半導体集積回路の製造方法を提供することにあ
る。
解消した半導体集積回路の製造方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記目的を達成するため
本発明は、半導体基板上のトランジスタ部以外の領域に
絶縁膜を形成し、前記半導体基板上に耐熱性金属を堆積
し、前記トランジスタ部のゲート部分および前記絶縁膜
上の所定部分以外の前記耐熱性金属を除去することによ
って、当該耐熱性金属からなるゲート電極およびトラン
ジスタ間の配線を同時に形成し、前記配線の側面にサイ
ドウォールを形成し、該サイドウォール上を介して前記
トランジスタ部上と前記配線上とに当該トランジスタと
配線とを接続するオーミック電極を形成することを特徴
とする。
本発明は、半導体基板上のトランジスタ部以外の領域に
絶縁膜を形成し、前記半導体基板上に耐熱性金属を堆積
し、前記トランジスタ部のゲート部分および前記絶縁膜
上の所定部分以外の前記耐熱性金属を除去することによ
って、当該耐熱性金属からなるゲート電極およびトラン
ジスタ間の配線を同時に形成し、前記配線の側面にサイ
ドウォールを形成し、該サイドウォール上を介して前記
トランジスタ部上と前記配線上とに当該トランジスタと
配線とを接続するオーミック電極を形成することを特徴
とする。
【０００６】
【作用】本発明によれば、半導体基板上にゲート電極と
絶縁膜を介した配線とが同時に形成され、その後、配線
の側面に形成したサイドウォール上を介して半導体基板
のトランジスタと配線とがオーミック電極で接続される
。
絶縁膜を介した配線とが同時に形成され、その後、配線
の側面に形成したサイドウォール上を介して半導体基板
のトランジスタと配線とがオーミック電極で接続される
。
【０００７】
【実施例】図１は本発明実施例を示す。まず、図１（ａ
）のようにＧａＡｓ基板１上にトランジスタの活性層と
なるＳｉをイオン注入し（２はその結果のＳｉ注入層を
示す）、ついで厚さ１０００ÅのＳｉＮ膜３をＰ−ＣＶ
Ｄ装置によって形成し、ついで８００℃のＮ２ 雰囲気
中で３０分アニールする。
）のようにＧａＡｓ基板１上にトランジスタの活性層と
なるＳｉをイオン注入し（２はその結果のＳｉ注入層を
示す）、ついで厚さ１０００ÅのＳｉＮ膜３をＰ−ＣＶ
Ｄ装置によって形成し、ついで８００℃のＮ２ 雰囲気
中で３０分アニールする。
【０００８】ついで図１（ｂ）のようにホトエッチング
等により基板１上からトランジスタ部４に該当する部分
のＳｉＮ膜３をとり除く。ついで図１（ｃ）のように上
記基板１上に耐熱性金属、たとえばＷＳｉ５をスパッタ
ー装置で形成し、ついでホトレジストを用い、トランジ
スタ部のゲート部と配線部とをパターニングし（６はパ
ターニング後のホトレジストを示す）、図１（ｄ）のよ
うにＲＩＥ装置によってＷＳｉ５をエッチングし、さら
にトランジスタ部４をホトレジストでパターニングして
（７はパターニング後のホトレジストを示す）、Ｓｉを
イオン注入する（８はその結果のＳｉ注入層を示す）。 トランジスタ部４上のＷＳｉ５はゲート電極５Ａを構成
し、ＳｉＮ膜３上のＷＳｉ５は配線５Ｂを構成する。
等により基板１上からトランジスタ部４に該当する部分
のＳｉＮ膜３をとり除く。ついで図１（ｃ）のように上
記基板１上に耐熱性金属、たとえばＷＳｉ５をスパッタ
ー装置で形成し、ついでホトレジストを用い、トランジ
スタ部のゲート部と配線部とをパターニングし（６はパ
ターニング後のホトレジストを示す）、図１（ｄ）のよ
うにＲＩＥ装置によってＷＳｉ５をエッチングし、さら
にトランジスタ部４をホトレジストでパターニングして
（７はパターニング後のホトレジストを示す）、Ｓｉを
イオン注入する（８はその結果のＳｉ注入層を示す）。 トランジスタ部４上のＷＳｉ５はゲート電極５Ａを構成
し、ＳｉＮ膜３上のＷＳｉ５は配線５Ｂを構成する。
【０００９】ついでホトレジスト７を除去し、図１（ｅ
）のように絶縁膜（ＳｉＯ２ ）９を形成し、ついでＲ
ＩＥによって絶縁膜９を除去する。その結果、図１（ｆ
）のように、ゲート電極５Ａの側面と配線５Ｂの側面に
は、絶縁膜９からなるサイドウォール９Ａが残される（
形成される）。
）のように絶縁膜（ＳｉＯ２ ）９を形成し、ついでＲ
ＩＥによって絶縁膜９を除去する。その結果、図１（ｆ
）のように、ゲート電極５Ａの側面と配線５Ｂの側面に
は、絶縁膜９からなるサイドウォール９Ａが残される（
形成される）。
【００１０】ついで図１（ｇ）のようにトランジスタ部
にＳｉをイオン注入し（１０はその結果のＳｉ注入層を
示す）、ついで７００℃のＮ２ 雰囲気中で３０分アニ
ールする。ついで図１（ｈ）のように基板１のトランジ
スタ部のソースまたはドレインと例えば配線５Ｂとを接
続するためのオーミック電極１１を配線５Ｂの側面のサ
イドウォール９Ａ上を介して形成する。サイドウオール
９Ａがあるため、トランジスタ上と配線５Ｂ上のオーミ
ック電極１１は適切な厚みでスムーズにつながり、その
後の熱処理等によっても切断されにくくなる。
にＳｉをイオン注入し（１０はその結果のＳｉ注入層を
示す）、ついで７００℃のＮ２ 雰囲気中で３０分アニ
ールする。ついで図１（ｈ）のように基板１のトランジ
スタ部のソースまたはドレインと例えば配線５Ｂとを接
続するためのオーミック電極１１を配線５Ｂの側面のサ
イドウォール９Ａ上を介して形成する。サイドウオール
９Ａがあるため、トランジスタ上と配線５Ｂ上のオーミ
ック電極１１は適切な厚みでスムーズにつながり、その
後の熱処理等によっても切断されにくくなる。
【００１１】
【発明の効果】以上説明したように本発明によれば、ゲ
ート電極と配線とが同時に形成されるので製造工程数を
大幅に減らすことができる。また絶縁膜（例：ＳｉＮ膜
）によって基板と配線とが絶縁されるので、配線間にリ
ーク電流が流れるのを阻止することができ、信頼性が向
上する。さらにサイドウォールがあることによってオー
ミック電極の切断のおそれがなくなり、信頼性が一層向
上する。
ート電極と配線とが同時に形成されるので製造工程数を
大幅に減らすことができる。また絶縁膜（例：ＳｉＮ膜
）によって基板と配線とが絶縁されるので、配線間にリ
ーク電流が流れるのを阻止することができ、信頼性が向
上する。さらにサイドウォールがあることによってオー
ミック電極の切断のおそれがなくなり、信頼性が一層向
上する。
【図１】本発明の一実施例を示す断面図である。
１ ＧａＡｓ基板
２，８，１０ Ｓｉ注入層
３ ＳｉＮ膜
４ トランジスタ部
５ ＷＳｉ
５Ａ ゲート電極
５Ｂ 配線
６，７ ホトレジスト
９ ＳｉＯ２ 膜
９Ａ サイドウォール
１１ オーミック電極
Claims (1)
- 【請求項１】 半導体基板上のトランジスタ部以外の
領域に絶縁膜を形成し、前記半導体基板上に耐熱性金属
を堆積し、前記トランジスタ部のゲート部分および前記
絶縁膜上の所定部分以外の前記耐熱性金属を除去するこ
とによって、当該耐熱性金属からなるゲート電極および
トランジスタ間の配線を同時に形成し、前記配線の側面
にサイドウォールを形成し、該サイドウォール上を介し
て前記トランジスタ部上と前記配線上とに当該トランジ
スタと配線とを接続するオーミック電極を形成すること
を特徴とする半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12147991A JPH04349638A (ja) | 1991-05-27 | 1991-05-27 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12147991A JPH04349638A (ja) | 1991-05-27 | 1991-05-27 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04349638A true JPH04349638A (ja) | 1992-12-04 |
Family
ID=14812173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12147991A Pending JPH04349638A (ja) | 1991-05-27 | 1991-05-27 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04349638A (ja) |
-
1991
- 1991-05-27 JP JP12147991A patent/JPH04349638A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753546A (en) | Method for fabricating metal oxide field effect transistors | |
| JPS61182230A (ja) | 半導体ウエーハの反応性スパツタクリーニング | |
| KR100278273B1 (ko) | 반도체장치의콘택홀형성방법 | |
| US6117792A (en) | Method for manufacturing semiconductor device | |
| US4700455A (en) | Method of fabricating Schottky gate-type GaAs field effect transistor | |
| JPH04349638A (ja) | 半導体集積回路の製造方法 | |
| JP2687917B2 (ja) | 半導体装置の製造方法 | |
| US5620911A (en) | Method for fabricating a metal field effect transistor having a recessed gate | |
| JPS6143484A (ja) | 半導体装置の電極形成方法 | |
| JPS60224272A (ja) | 絶縁基板ｍｉｓ型電界効果トランジスタの製造方法 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| JP2637860B2 (ja) | 半導体装置の製造方法 | |
| JP2667840B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS58112372A (ja) | 半導体装置の製造方法 | |
| KR100209210B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS59195874A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60110163A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS6049677A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59210670A (ja) | 半導体装置の製造方法 | |
| JPS62126631A (ja) | コンタクト電極の形成方法 | |
| JPH0242762A (ja) | 薄膜トランジスタ | |
| JPH03156959A (ja) | 半導体装置の製造方法 | |
| JPH0461496B2 (ja) | ||
| JPH01208870A (ja) | 化合物半導体装置の製造方法 | |
| JPH04326771A (ja) | 薄膜トランジスタおよびその製造方法 |