JPH0434981A - 半導体不揮発性メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＩＣカートなどに用いられている半導体不
揮発性メモリに関する。

〔発明の概要〕

この発明は、選択ゲート電極を有するＭＩＳ（Ｍｅｔａ
１４ｎｓｌａｔｏｒ−５ｅｍｉｃｏｎｄｕｃｔｏｒ）型
半導体不揮発性メモリにおいて、チャネル形成領域の上
に電荷蓄積層を設け、チャネル形成領域の下に選択ゲー
ト電極を設けることにより高速動作及び高集積密度を得
られるようにしたものである。

〔従来の技術〕

従来、第２図に示すようにＰ型シリコン基板１１表面に
Ｎ０型のソース領域１２とＮ゛型のドレイン領域１４を
設け、ソース領域１２とドレイン領域１４との間に選択
ゲート絶縁膜１９を介して選択ゲート電極２０と、ゲー
ト絶縁膜１５を介して浮遊ゲート電極１６を設け、前記
ソース領域とドレイン領域との間のコンダクタンスが選
択ゲート電極２０を浮遊ゲート電極１６とにより制御さ
れる半導体不揮発性メモリが知られている。

〔発明が解決しようとする課題〕

しかし、従来の半導体不揮発性メモリは、ソース領域と
ドレイン領域との間に、選択ゲート電極と浮遊ゲート電
極とが電気的にも構造的にも直列に配置されているため
に高集積化することが難しかった。また、メモリ情報を
読み出すときにおいては、浮遊ゲート電極を制御する制
御ゲート電極１８の闇値電圧がデプレシノンヨン状態の
場合、選択されたメモリの浮遊ゲート電極下の基板１１
０表面に充電電荷が入るために、不必要な電荷が多くな
り、その結果、高速読み出しも難しかった。

そこで、この発明は従来のこのような欠点を解決するた
め、メモリのサイズが小さく、かつ、高速読み出しので
きる半導体不揮発性メモリを得ることを目的としている
。

〔課題を解決するための手段〕

上記問題点を解決するために、この発明は選択ゲート電
極と浮遊ゲート電極をソース領域とドレイン領域との間
に並列に配置することにより、高密度化と高速化を達成
できるようにした。

〔実施例〕 以下に、この発明の実施例を図面に基づいて説明する。

第１図において、絶縁基ＦｉＩの表面にＮ゛型ソース領
域２とＮ＋型トドレイン領域４、ソース領域２とドレイ
ン領域４との間ののチャネル形成領域３とから成るシリ
コン薄膜を形成する。チャネル形成領域３の下に選択ゲ
ート絶縁膜９を介して選択ゲー）ｆ４極１０を設け、チ
ャネル形成領域３の上にゲート絶縁膜５を介して浮遊ゲ
ート電極６を設け、さらに浮遊ゲート電極６の上に制御
ゲート絶縁膜７を介して制御ゲート電極８が設けられて
いる。浮遊ゲート電極６は全て絶縁膜で覆われており、
その電位は、制御ゲート電極８の電位によって制御され
る。また、チャネル形成領域の導電型は浮遊ゲート電極
６と選択ゲートを極１０の電位によって制御される。一
般に、メモリを選択していない場合のチャネル形成領域
３のコンダクタンスを小さ（しておく必要があるために
、形成時にはソース領域２及びドレイン領域４と逆導電
型のＰ型に形成する。また、チャネル形成領域３のコン
ダクタンスが浮遊ゲート電極６及び選択ゲート電極ＩＯ
の電位によって両方から制御できるようにするために、
チャネル形成領域３の膜厚は、チャフル形成領域３が全
て空乏化できる程度以下に薄膜化されている必要がある
。

次に、本発明の半導体不揮発性メモリの動作について説
明する。

まず、メモリ情報の読み出しは、ソース領域２を接地し
、制御ゲート電極８及び選択ゲート電極１０に電源電圧
程度の高い電圧を印加し、ソース領域２とドレイン領域
４との間のコンダクタンスを検出する。即ち、ドレイン
領域４に負荷を介して電ａ電圧を印加すると、チャネル
形成ｅｌ１Ｍ３のコンダクタンスが大きい場合には、ド
レイン領域４の電位であるＶｏｕｔは０■近くになり、
逆にチャネル形成領域のコンダクタンスが小さい場合に
は、ドレイン領域４の電位Ｖｏｕｔは電源電圧側の高い
電位になる。チャネル形成領域３のコンダクタンスは、
浮遊ゲート電極６の電荷量によって変化する。浮遊ゲー
ト電極６に多くの電子が注入されている場合は、コンダ
クタンスは小さく、逆に電子が少ない場合は、コンダク
タンスは大きくなる。

メモリが非選択の場合、選択ゲート電極１ｏ及び制御ゲ
ート電極８の電位を接地することにより、常に小さなコ
ンダクタンスにすることができる。従って、トレイン領
域４に電圧が印加されていても、非選択のメモリのチャ
ネル形成領域３のコンダクタンスは小さく設定されてい
るために、不必要な電荷がチャネル形成領域３に注入さ
れない。この結果、高速な情報読み出しができる。浮遊
ゲート電極６の電位にかかわらず、チャネル形成領域３
のコンダクタンスが、非選択状態で小さい理由は、チャ
ネル形成領域３のコンダクタンスが選択ゲート電極１０
によって制御されているためである。

次に、浮遊ゲート電極６へ電子を注入する書き込み動作
について説明する。

ソース領域２を接地し、ドレイン領域４にドレイン書き
込み電圧■□（例えば５Ｖ）を印加し、制御ゲート電極
８に制御ゲート書き込み電圧Ｖ　（６ｐ（例えば１０■
）を印加する。ドレイン領域４とチャネル形成領域３と
の間に多くのホントキャリアが発生し、その一部が浮遊
ゲート電極６に注入される。いわゆるチャネル注入によ
って書き込みされる。ソース領域２とドレイン領域４と
の間のチャネル形成領域３を０，２−程度にすることに
より高速で書き込みを行うことができる。また本発明の
不揮発性メモリにおいては、書き込み時に、チャネル形
成領域３が全て空乏化するために、浮遊ゲート電極６と
チャネル形成領域３との間の容量が非常に少ない。従っ
て、浮遊ゲート電極６と制御ゲート電極８との容量結合
を小さな面積で大きく形成することができ、その結果、
さらに、高速書き込みが可能になっている。

次に、浮遊ゲート電極６から電子を抜き取る消去動作に
ついて説明する。

制御ゲート電極８を接地し、ソース領域２に消去電圧Ｖ
ｓｔＣ約１０Ｖ）を印加し、浮遊ゲート電極６の中の電
子をソース領域２ヘゲート絶縁膜５を介してトンネル電
流により抜き取る０例えば、ゲート絶縁膜５は約１００
層間度に薄い酸化膜に形成すればよい。本発明の半導体
不揮発性メモリの場合、消去電圧を印加すると、チャネ
ル形成領域３の電位は浮いているために、ソース領域２
とチャネル形成領域３との間に接合リーク電流が流れに
くい。従って、昇圧回路による電圧に容易に消去できる
。

表１に読み出し、書き込み及び消去の動作電圧を示した
。

表１　半導体不揮発性メモリの動作表 第３図は、本発明の半導体不揮発性メモリをアレイ状に
配置した場合の回路図である。ドレイン領域を接続して
ピント線に、制御ゲート電極及び選択ゲート電極を各々
接続してワード線にすることによって、任意のメモリを
選択できる。

今まで説明した本発明の半導体不揮発性メモリは、電荷
蓄積層として、浮遊ゲート電極を用いた場合であるが、
第４図は絶縁膜を用いた例である。

即ち、チャネル形成領域３の上にゲート絶縁膜３５及び
ゲート電極３８が形成されている。ゲート絶縁膜３５の
中に電荷蓄積層として窒化膜を設けである。

窒化膜に電荷を出し入れするには、ソース・ドレイン領
域に対してゲート電極３８に正及び負の高い電圧を印加
することによって行うことができる。

〔発明の効果〕

この発明は、以上説明したように絶縁基板上に非常に薄
いシリコン膜を設け、そのシリコン膜にチャネル形成領
域を設け、そのチャネル形成領域の電位をシリコン膜の
上方に形成した浮遊ゲート電極と下方に形成した選択ゲ
ート電極で制御することにより、構造的に小さくかつ、
高速読み出しを容易にする効果がある。

は本発明の第２の実施例の半導体不揮発性メモリの断面
図である。

・絶縁基板 ・Ｎ゛型ソース領域 ・Ｎ゛型ドレイン領域 ・浮遊ゲート電極 以上 出願人　セイコー電子工業株式会社 代理人　弁理士　林　　敬　之　助

【図面の簡単な説明】

第１図はこの発明にかかる半導体不揮発性メモリの断面
図であり、第２図は従来の半導体不揮発性メモリの断面
図である。第３図は本発明の半導体不揮発性メモリアレ
イの回路図である。第４図牛導体千揮発性メｔ’Ｊ 第１図 従来の牛ｓ１本千１ｆ光柱メモリ 第３図

Claims (1)

【特許請求の範囲】
1. 絶縁膜基板上に半導体薄膜が設けられ、前記半導体薄膜
   が第１導電型のソース領域とドレイン領域と、前記ソー
   ス領域と前記ドレイン領域の間に形成されるチャネル形
   成領域とから構成されているとともに、前記チャネル形
   成領域上に第１のゲート絶縁膜を介して設けられた浮遊
   ゲート電極と、前記浮遊ゲート電極上に制御ゲート絶縁
   膜を介して設けられた制御ゲート電極と、前記チャネル
   形成領域下に第２のゲート絶縁膜を介して設けられた選
   択ゲート電極とからなる半導体不揮発性メモリ。