JPH04350627A

JPH04350627A - 液晶電気光学装置およびその作製方法

Info

Publication number: JPH04350627A
Application number: JP3152476A
Authority: JP
Inventors: Yasuhiko Takemura; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1991-05-28
Filing date: 1991-05-28
Publication date: 1992-12-04
Anticipated expiration: 2013-07-30
Also published as: JP2782020B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【発明の利用分野】本発明は、液晶等のその光学特性が
電圧、電流、周波数その他の電気的因子によって変調さ
れうる、いわゆる電気光学材料または電気光学素子を利
用した画像表示装置に関し、特に、各画素ごとにその画
素の制御のために、トランジスタ等の電気的素子が設け
られた表示装置に関する。

【０００２】

【従来の技術】現在の、フラット・パネル・ディスプレ
ー（平板型表示装置）において、液晶材料は欠かすこと
のできない材料である。液晶材料を平行平板型電極に挟
んで、電圧を印加すると、電圧に応じてその光学的特性
が変化し、光を透過したり、また遮断したりする効果が
あることは広く知られている。この現象を利用して、表
示装置が作製されている。

【０００３】初期の液晶表示装置は、電卓の数字の表示
に用いられるような表示画素の数の小さいものであった
が、コンピュータのディスプレーやテレビとして液晶装
置を用いようとすると、より画素の数の大きなものが望
まれる。通常、そのような大規模な画素を制御するため
には、縦横に制御線をはりめぐらしたマトリクス構造が
使用される。もっとも簡単なマトリクス構造を用いた液
晶表示装置は、単純マトリクス構造と呼ばれる構造を有
する液晶表示装置である。これは、１枚のガラス基板上
に透明な材料でできた導電性の被膜状の細線を形成し、
それに対向してもう１枚の基板を配置し、この基板上に
も透明導電性の細線を形成し、両基板の細線を互いに直
行するように向かいあわせ、その間に液晶材料を注入し
たものである。そして、縦の１つの細線に電圧が印加さ
れると同時に、横の１つの細線に電圧が印加されると、
その交点の部分の液晶にのみ電圧が印加されることによ
って、その部分のみ選択的に画素を制御するということ
を原理とするものである。しかしながら、この単純マト
リクス方式では、意図しない部分の画素に、間接的に電
圧が印加され、液晶が反応してしまう、いわゆるクロス
トークという問題があった。

【０００４】この困難を克服する目的で考案されたのが
、アクティブマトリクスという方式であった。これは、
１枚のガラス基板上に縦横に張り巡らしたマトリクス線
の各交点に画素を制御するための電極を設け、さらにそ
の電極に供給される電圧を制御するために薄膜トランジ
スタ等のアクティブ素子を設けたものである。これによ
って、クロストークは解消された。

【０００５】アクティブマトリクス型の液晶表示装置は
画質が鮮明で濃淡の制御、すなわち、階調表示も可能で
あるため、カラーテレビに用いることができる。

【０００６】

【発明が解決しようとする課題】しかしながら、従来、
アクティブマトリクスはガラス基板の上に形成された薄
膜トランジスタを用いていたために、素子のばらつきが
大きく、信頼性のないものであった。また、歩留りも低
く、価格も高価であった。本発明はこのような欠点を抱
えるアクティブマトリクス型液晶表示装置の信頼性と歩
留りを高め、より低価格なアクティブマトリクス型液晶
表示装置あるいはその他の電気光学装置を提案すること
を目的とする。

【０００７】

【問題を解決するための手段】本発明の液晶表示装置の
アクティブマトリクスは、図１に概念的に示されるよう
に、集積回路のように単結晶半導体基板上に形成されて
いる。図１において１０１は半導体基板、１０２は液晶
アクティブマトリクス領域、１０３はマトリクスの周辺
回路、１０４はその他の回路、例えばチューナーや画像
処理回路を示している。半導体基板上に素子を形成する
場合においては、従来のように、ガラス等の材料の上に
素子を形成する場合に比べて以下のような利点がある。

【０００８】まず、素子の形成プロセスが半導体集積回
路作製のプロセスをそのまま援用できることである。例
えば、ガラス材料を基板とする場合においては、基板の
不可逆的な縮み、反り等を避けるために基板温度を７０
０度Ｃ以下にしなければならなかった。このような縮み
や反りは、ガラス材料のようなアモルファス材料が熱処
理によって極めて微小なサイズではあるが、秩序化する
ために生じるものと考えられる。これに対し、単結晶半
導体基板はそもそも、そのようなアモルファス成分は著
しく小さいため、熱処理によって、物理的な熱膨張は起
こるが、それは可逆的である。したがって、そのプロセ
ス温度を１０００度Ｃ以上、最高で１３００度Ｃ程度の
高温まで上げることが可能である。

【０００９】次に半導体基板上にアクティブマトリクス
を形成した場合には、アクティブ素子として、特性の優
れた単結晶の電界効果型トランジスタを使用できる。一
方、ガラス等の基板等の上に形成した場合には、先の温
度の制約もあって、使用できるアクティブ素子はアモル
ファスあるいは多結晶の半導体を使用した薄膜トランジ
スタであり、その動作速度は、前記の単結晶トランジス
タに比して、数分の１以下、通常は１０分の１以下であ
る。さらに、その製造歩留り、ばらつきを比較すれば、
単結晶トランジスタの歩留りは、薄膜トランジスタのも
のに比べてはるかに高く、ばらつきは極めて少ない。

【００１０】第３に周辺回路に関する優位性がある。従
来の液晶素子では、アクティブ素子を制御する周辺回路
は通常、半導体集積回路のチップをアクティブマトリク
スの形成されているガラス基板上にはりつけ、アクティ
ブマトリクスの配線一本一本を前記集積回路上に設けら
れた端子と接続する作業が必要とされていた。マトリク
スの配線間隔は、総線数が５００本とした場合に、デイ
スプレーの辺の長さが１０ｃｍであれば、２００μｍで
あるが、辺の長さが２ｃｍであれば、４０μｍが要求さ
れる。また、マトリクスの線の数を増やせばより精細な
画像が得られることは明らかであるが、例えばハイビジ
ョンでは、現在の一般のテレビの走査線の倍の走査線が
必要とされる。したがって、例えば、１０μｍピッチの
配線が要求される場合も考えられる。このような場合に
は、もはや、機械的な手法を利用した、いわゆるＴＡＢ
という方法はもはや不可能であり、たとえそのような過
酷な条件が要求されないにしても、機械的な処理が施さ
れる場合には、そのためにアクティブ素子に例えば静電
気による破壊等が引き起こされ、歩留りの低下を招く危
険性をはらんでいる。

【００１１】これを避けるために、周辺回路もマトリク
スのアクティブ素子と同様に薄膜材料を用いて構成する
ことが考えられているが、所詮、薄膜材料であるためそ
の特性には限度がある。具体的には、シリコンを半導体
として使用する場合には、単結晶シリコンの電子移動度
１３５０ｃｍ２　／Ｖｓに対して、もっとも良質な多結
晶珪素で３００ｃｍ２　／Ｖｓ程度であり、しかも、そ
の再現性は著しく悪い。

【００１２】これに対し、単結晶半導体基板上にアクテ
ィブマトリクスを形成した場合には、同時に周辺回路も
同じ基板上に形成することも可能であり、先のＴＡＢ等
の実装技術は不要である。さらに、形成される周辺回路
は、特性の優れた単結晶半導体の集積回路であり、低消
費電力のＣＭＯＳ型の回路を組むことも、また、高速で
大電流の制御性に優れたバイポーラ型の回路を組むこと
も、あるいは両者の長所を取り入れた、いわゆるＢｉＣ
ＭＯＳ型の回路を組むことも、使用者の目的に応じて自
由にできる。本発明はこれによって、例えばワン・ウェ
ファー・コンピュータやワン・ウェファー・テレビを作
製することも可能である。

【００１３】加えて、液晶のマトリクス領域において、
液晶駆動のためのアクティブ素子の集積密度は極めて低
い。例えば、対角線の長さが２インチの小型モニター用
テレビでは、液晶セル（画素の１単位）の面積は６０μ
ｍ×６０μｍ程度である。このような広い面積の中に液
晶駆動のためのトランジスタは１〜数個設けられるだけ
であり、実際、そのために使用される面積は１０μｍ×
１０μｍもあれば十分である。したがって、残りの広い
面積を何も使用しないで放置することは得策ではないの
で、この部分にも素子を設けて、面積の有効的な活用を
図ってもよい。具体的には、ダイナミック・ランダム・
アクセス・メモリー（ＤＲＡＭ）やスタティック・ラン
ダム・アクセス・メモリー（ＳＲＡＭ）、書き込み可能
不揮発性メモリー（ＥＰＲＯＭ）等のメモリー素子を形
成するために使用できる。これらのメモリーは液晶装置
と同様にマトリクス構造を必要とするので液晶マトリク
スを形成するのと同時に、これらのメモリー素子のマト
リクスも形成できる。したがって、これらの素子の形成
は、液晶用アクティブ素子の形成と同時進行で形成でき
る利点がある。

【００１４】図４（Ｂ）には、２０ｍｍ×１５ｍｍの単
結晶半導体基板４０１上にアクティブマットリクスを形
成した装置において、マトリックス部分４０２に２つの
メモリー領域４０４ａと４０４ｂを組み込んだ例の概念
図を示す。液晶表示部分の面積は１４ｍｍ×９ｍｍであ
る。メモリーはマトリクスの外部に配置された周辺回路
４０５ａ〜ｄによって駆動される。さらに、液晶装置お
よびメモリーはマイクロ・プロセッサー・ユニット（Ｍ
ＰＵ）４０６ａ、４０６ｂによってコントロールされる
。

【００１５】図４の例では、液晶マトリクスは４２×７
５ドット、メモリーは４ｋ×２の容量がある。液晶のマ
トリクスの線幅は約１５μｍであるが、メモリーのマト
リクスの線幅は３μｍとした。また、電界トランジスタ
の設計ルールは、液晶マトリクス、メモリー領域とも３
μｍを採用した。設計ルールは３μｍとした。メモリー
は完全ＣＭＯＳ型と称され、１つのセルの中に４個のＮ
ＭＯＳと２個のＰＭＯＳを有するＳＲＡＭである。この
設計ルールのままで、さらにメモリーの集積度を上げる
ことは十分可能であり、少なくともこの例の３０倍の容
量にすることが可能である。また、現在の通常の半導体
の設計ルールである１μｍ、あるいはそれ以下の設計ル
ールを採用すればよりメモリーの集積度が上がることは
明らかである。例えば、０．８μｍの設計ルールを採用
すれば、２５６ｋ×２の容量が可能である。このような
規模のメモリーは、液晶表示装置一体型のコンピュータ
の内部記憶装置として用いることや、映像を記憶する装
置として用いることが可能である。

【００１６】一方、この例では液晶の画素の大きさは１
８０μｍ×２００μｍと小型ディスプレーにしては大き
めである。より画素を小さくして、例えば、４０μｍ×
５０μｍとすれば、１５０×３００ドットを達成できる
。もちろん、そのことは技術的に困難なことではない。加えて本発明においては、装置の透光性は必要とされな
いので、１つの画素の面積は、理論的には、１つのアク
ティブ素子の面積にまで削減することができる。したが
って、通常のテレビ画面と同様６４０×４８０ドットを
達成することも容易である。この場合、１つの画素の面
積は２２μｍ×１８μｍとなる。図４（Ａ）は、図４（
Ｂ）に示される半導体チップをセラミクス・パッケージ
４１０に封入した様子を示す。図中の４１１は液晶表示
装置の表示面の露出した画面で、４１２は接続用ピンで
ある。

【００１７】以上のような利点から、単結晶半導体基板
を利用することは望ましいことである。図３には、単結
晶半導体上に形成した、本発明を実施するための液晶装
置の断面を示す。図３（Ａ）において、単結晶珪素等の
半導体基板３０１上に、従来の集積回路作製技術を用い
て、素子分離のためのフィールド絶縁物３０２とゲイト
電極３０３、ソースあるいはドレインとなる不純物領域
３０４が形成される。さらに層間絶縁物上に、導電性配
線３０５と３０６が形成され、不純物領域に接続される
。配線３０６は液晶用の電極として機能する。これらを
形成するための技術は通常の集積回路作製技術で用いら
れる技術である。さらに、透明な導電性被膜３０８によ
って電極の形成された透明な基板３０９が特定の間隔で
、前記半導体基板に対向させられ、その間に液晶の層３
０７が形成される。

【００１８】液晶材料としては、分散型液晶（ポリマー
液晶とも言われる）やツイステッド・ネマティック（Ｔ
Ｎ）液晶、スーパー・ツイステッド・ネマティック（Ｓ
ＴＮ）液晶、強誘電性液晶等が適している。特に、分散
型液晶は、配向処理や偏光板が不要であり、また、分散
型液晶は、電圧が印加されていないときには、入射光を
乱反射し、電圧が印加された状態ではいかなる角度の入
射光に対しても、透光性を有している。すなわち視野角
が大きい。このため、また、分散型液晶の透光性は印加
する電圧によってなだらかに変化するため、微妙な階調
表示を得るのに適している。液晶材料として分散型液晶
を用いた場合には、液晶を挟む基板の間隔は１〜１０μ
ｍ程度とすればよい。

【００１９】もちろん、従来よく用いられていたツイス
テッド・ネマティック（ＴＮ）液晶やスーパー・ツイス
ティッド・ネマティック（ＳＴＮ）液晶、あるいは強誘
電性液晶も用いることは可能である。しかしながら、Ｔ
Ｎ液晶もしくはＳＴＮ液晶を用いるのであれば、基板の
間隔を約１０μｍ程度とし、電極３０６と３０８に配向
膜をラビング処理して形成する必要がある。

【００２０】また、強誘電性液晶を用いる場合には、基
板の間隔を１．５〜３．５μｍ、例えば２．３μｍとし
、一方の電極のみに配向膜を設けて、ラビング処理を施
せばよい。さらに、ＴＮ液晶、ＳＴＮ液晶、強誘電性液
晶のいずれにも偏光板が必要である。したがって、液晶
材料としてこれらの材料を用いる場合には、図３で示さ
れている構造に加えて、配向膜と偏光板が必要となる。

【００２１】図３（Ｂ）には、単結晶半導体上に形成し
た、本発明を実施するための液晶装置の別の例を示す。この構造は図３（Ａ）とよく似ているが、別に導電性被
膜３６０によって、その被膜と基板間に電荷を蓄えるキ
ャパシターが形成されている点が異なっている。このよ
うな構造は、半導体集積回路のダイナミック・ランダム
・アクセス・メモリー（ＤＲＡＭ）によく使用されるも
のである。すなわち、このキャパシタは液晶にたいする
電極３５６と並列に挿入されている。

【００２２】このようなキャパシタを設けることによっ
て、装置の特性を検査することが可能である。すなわち
、電極３５６を取りつけない状態（したがって、液晶も
対向電極もない状態）においても、該装置はＤＲＡＭと
して機能する。この状態で、導電性被膜３６０を接地し
、導電性配線３５５を電源につないだ状態で、いずれか
のゲイト電極に信号を印加する。もし、この電界効果型
トランジスタが正常であれば、前記導電性被膜３６０と
半導体基板３５１の間に電荷が蓄積される。次に、導電
性配線３５５を電源からはずし、ゲイト電極に信号を印
加すると、蓄積された電荷が放電される。このときに放
出される電荷の量、あるいは発生する電気パルスの幅等
を調べることによって、電界効果トランジスタの特性を
チェックすることができる。あまりに不良が多い場合に
は、電極３５６や液晶層を形成する前に回収し、欠陥部
分の修復をすることができる。もちろん、このようなキ
ャパシタは、液晶装置が完成した場合においても、キャ
パシタとして残り、機能するのであるから、液晶装置が
動作する上で障害とならないようにしなければならない
。例えば、キャパシタの容量が大きすぎると、実際の液
晶装置を駆動する際の速度の低下と消費電流の増大をも
たらす。また、キャパシタの絶縁膜の絶縁特性が良くな
いと、液晶の電極、すなわち、電極３５６と３５８の間
の電荷がリークすることとなる。キャパシタを形成する
にあたっては、その特性に十分な注意を払う必要がある
。

【００２３】さらに、図３（Ｂ）では、電極３５６上に
、例えば窒化珪素や酸化珪素、リンガラスやボロンガラ
ス、リンボロンガラスで形成された保護膜３６１が設け
られた場合を示している。これらの被膜は絶縁性であり
、なおかつ、異元素の侵入から内部の素子を保護する必
要がある。一般に液晶材料は、電圧の印加によって、一
部電気分解を起こすことが知られている。これを避ける
ために、液晶に印加する電圧の極性をひんぱんに反転さ
せ、一定の極性の電圧が長時間かからないような動作を
おこなうが、電極にこのような絶縁性の被膜が形成され
ている場合には、液晶材料の電気分解の程度は著しく抑
えられる。

【００２４】このような、表示装置は主として反射型の
フラット・パネル・ディスプレーとして使用されるので
あるが、図２に示すように、このような表示装置の小さ
なものを用いて、いわゆる投影型（プロジェクション型
）テレビを作製することも可能である。図２に示される
ように、投影の目的のための光源２０１、反射型の液晶
表示装置２０２、その裏面を冷却するための冷却用液体
２０５を流すための冷却装置２０３と映像を投影するた
めのスクリーン２０４が設けられている。光源２０１か
ら液晶装置２０２に照射された光は、液晶装置の画像の
通りに正常に反射されたり、乱反射されたり、あるいは
吸収されたりして、結果としてスクリーン２０４上に液
晶装置２０２の画像が得られる。カラー映像を得んとす
る場合には光源と液晶装置を３組用意して、光源を光の
三原色とすればよい。

【００２５】一方、このようなプロジェクション型テレ
ビでは発生する熱を除去することが重要である。液晶装
置の裏面には冷却装置が設けられ、光源からの光の照射
によって発生した熱を取り去るよう機能する。空冷式の
冷却装置をこの冷却装置に併用してもよい。例えば、液
晶装置の裏面では液冷式の冷却装置によって冷却をおこ
ない、液晶装置の表面では強制空冷方式の冷却をおこな
うことによって、より効果的に冷却をおこなうことが可
能である。

【００２６】また、通常のフラット・パネル・ディスプ
レーとして使用する場合においても、半導体基板上にエ
レクトロ・ルミネッセンス発光素子や発光ダイオード、
レーザーダイオード等の発光素子を組み込んで、その発
光をバックライトとして用いれば、より見やすい画面が
得られる。以下に実施例を示し、さらに詳細に本発明を
説明する。

【００２７】

【実施例】

〔実施例１〕本実施例のプロセスは図５に示される。ま
ず、Ｐ型の４インチ単結晶シリコン基板上に、公知のＬ
ＯＣＯＳ形成技術によって図５（Ａ）に示されるように
５０１ａ〜ｄ以外の部分を除き、厚さ約８００ｎｍの酸
化珪素被膜５０２を形成した。このとき、ホウソを選択
的にイオン注入法によって基板に導入し、チャネルッス
トッパーを形成してもよい。このとき領域５０１ａ〜ｄ
は露出されている。

【００２８】ついで、乾式熱酸化法によって、領域５０
１ａ〜ｄの表面に厚さ３０ｎｍの酸化珪素膜を形成した
。そして、公知の減圧ＣＶＤ法によって厚さ３００ｎｍ
の多結晶珪素膜と、やはり公知のプラズマＣＶＤ法によ
って、厚さ５００ｎｍのタングステン膜が形成された。多結晶珪素膜は導電性を良くするために、１０２１／ｃ
ｍ−３程度の濃度のリンが添加されている。タングステ
ン膜のかわりに、タングステンシリサイド膜やモリブテ
ン膜、あるいはモリブテンシリサイド膜を用いてもよい
。

【００２９】また、本実施例では、酸化珪素膜と多結晶
珪素膜、タングステン膜は、被膜形成時に基板を外気に
さらすことなく、連続的に形成された。すなわち、乾式
酸化槽と減圧ＣＶＤ装置とプラズマＣＶＤ装置を用意し
、これらの間に予備室を設けた。そして、それぞれの装
置において反応が終了すると、装置と隣接する予備室を
適切な真空度まで排気し、基板を予備室に移送する。そして、次の反応装置を真空排気し、予備室から次の反
応装置へ基板を移送し、反応をおこなった。

【００３０】このように、真空を解除することなく酸化
珪素膜、多結晶珪素膜、タングステン膜の成膜を連続的
におこなうことによって、膜の界面における密着性を良
好にすることができた。

【００３１】次に、公知のフォトリソグラフィー法によ
って、図５（Ｂ）に示すように、タングステン膜および
多結晶膜をエッチングし、多結晶珪素／タングステン積
層膜の配線５０３ａ、５０３ｂおよびゲイト電極５０４
ａ〜ｄを形成した。配線５０３の代表的な幅は１０μｍ
であった。また、ゲイト電極５０４の代表的な幅は５μ
ｍであった。

【００３２】さらに、イオン注入法によって、いわゆる
セルフアライン的に、砒素イオンを１０１６／ｃｍ−２
だけ打ち込み、公知の熱アニールによって、ソース領域
５０５ａ〜ｄ、およびドレイン領域５０６ａ〜ｄを形成
した。

【００３３】その後、層間絶縁膜５０７として、リンガ
ラス（ＰＳＧ）あるいはボロンガラス（ＢＳＧ）、もし
くはリンボロンガラス（ＢＰＳＧ）を約５００ｎｍ成膜
し、さらにソースに電極形成用の穴５０８ａ〜ｄを形成
し、厚さ約５００ｎｍのアルミニウム膜によって、金属
配線５０９ａおよび５０９ｂを形成した。金属配線の代
表的な幅は１０μｍであった。ここでは、周辺回路の作
製方法については詳細には述べないが、マトリクス部分
の作製とほぼ同時に作製される。

【００３４】ついで、その上に表面平坦化用有機樹脂５
１０、例えばポリイミド樹脂を塗布形成した。これは十
分に平坦であることが要求されるので慎重に作業をおこ
なう必要がある。さらに各トランジスタの電極形成用穴
５１１ａ〜ｄを形成し、その上から厚さ約５００ｎｍの
アルミニウムの被膜をスパッタ法によって、さらにその
上に厚さ約２μｍの銀の被膜を真空蒸着法によって形成
し、パターニングして、画素電極５１２ａ〜ｄを形成し
た。１つの画素電極の大きさは５０μｍ×４０μｍであ
った。このようにして、単結晶珪素基板上に液晶用アク
ティブマトリクスを形成した。こうしてアクティブマト
リクス素子の作製は完了した。工程終了後、基板から１
つの液晶表示装置用のチップを切り出した。チップの大
きさは３ｃｍ×４ｃｍであった。また、マトリクスの規
模は６４０×４８０であった。

【００３５】透明な対向電極は青板ガラス上にスパッタ
法を用いて形成された酸化珪素膜（２００ｎｍ）とＩＴ
Ｏ（インジューム・スズ酸化膜）膜（２００ｎｍ）を形
成したものを用いた。そして、透明基板と単結晶珪素基
板とを幅１０μｍの間隔で向かい合わせ、その間に分散
型液晶を注入した。このようにして液晶表示装置が作製
された。

【００３６】〔実施例２〕単結晶半導体基板上に図３（
Ｂ）で示されるような断面を有する液晶表示装置を形成
した。以下にその液晶マトリクス領域の作製方法につい
て図６を使用して説明する。実施例１の場合と同様に、
Ｐ型の単結晶シリコン基板上に、ＬＯＣＯＳ形成技術、
その他のフィールド絶縁物形成方法によって、図６（Ａ
）中の６０１で示されるような形状の厚さ２００〜６０
０ｎｍ、例えば３００ｎｍの第１の酸化珪素膜で覆われ
た領域と単結晶シリコン表面の露出した領域６０２を形
成する。そして、領域６０２に浅く不純物を注入し、Ｎ
型の導電型を示すようにする。

【００３７】ついで、公知の熱酸化技術を用いて厚さ１
００ｎｍの第２の酸化珪素被膜を形成し、単結晶シリコ
ンの表面の露出した部分６０２を覆う。その後、公知の
ＬＰＣＶＤ法、プラズマＣＶＤ法等の被膜形成方法によ
って厚さ３００ｎｍの第１の珪素膜を多結晶珪素膜を用
いて形成する。多結晶珪素膜のかわりにアモルファスシ
リコン膜であっても構わない。

【００３８】そして、再び、熱酸化技術によって、ある
いはプラズマＣＶＤ法やＬＰＣＶＤ法によって厚さ１０
０〜５００ｎｍ、例えば２００ｎｍの第３の酸化珪素の
被膜を形成し、第１の珪素膜を覆う。そして、公知のフ
ォトリソグラフィー技術を用いて、上記第２および第３
の酸化珪素膜と第１の珪素膜のエッチングをおこない、
選択的に領域６０２の一部が露出するようにする。この
とき、図６（Ｂ）中のＺａ　に示すように、後に液晶表
示装置の電極を接続する部分は他の部分より大きくする
。さらに、Ｎ型の導電型である表面の露出した部分に不純
物を注入して、Ｐ型の導電型を示すようにする。

【００３９】さらに、熱酸化技術を用いて、このシリコ
ン基板表面の露出した領域に厚さ１０〜１００ｎｍ、例
えば２０ｎｍの第４の酸化珪素膜を形成する。そして、
さらに、その上に、第２のシリコン膜を多結晶珪素被膜
あるいは多結晶珪素膜と金属シリサイド膜の多層膜等に
よって、形成し、これをエッチングして、図６（Ｂ）を
得る。ここで、６０３は第１のシリコン膜によって覆わ
れた領域を表し、６０４と６０５は第１のシリコン膜が
除去された領域であり、６０６は第２のシリコン膜を表
している。

【００４０】その後、公知のイオン注入法によって、Ｎ
型の不純物拡散をおこない、電界効果型トランジスタの
不純物領域を形成する。この工程によって領域６０４は
電界効果型トランジスタのドレイン領域として機能し、
領域６０４は、電界効果型トランジスタの共通のソース
領域として機能する。また、第１のシリコン膜によって
形成された線上の領域６０６は各電界効果型トランジス
タのゲイト電極として機能する。さらに、図中の領域６
０３は各電界効果型トランジスタに直列して設けられた
キャパシタの対向電極として機能し、通常は、共通の接
地線に接続される。

【００４１】さらに、層間絶縁膜を厚さ２００〜１００
０ｎｍ、例えば５００ｎｍ形成し、各電界効果型トラン
ジスタのソース領域に電極形成用の穴６０７を開け、金
属配線６０８を形成する。そして、さらにその上を絶縁
膜によって覆う。

【００４２】このようにして形成された素子の断面は図
３（Ｂ）に示されるものと同様のものであり、また、Ｄ
ＲＡＭと同様のものである。したがって、先に示したよ
うに、この状態の素子でＤＲＡＭの動作をおこなわせて
、各電界効果型トランジスタが正常に動作するかどうか
試験できる。

【００４３】その後、実施例１あるいは２で示したよう
な手法によって、表面平坦化膜を形成し、液晶用電極形
成のための穴６０９を形成し、反射型の電極を形成した
。このようにして、液晶表示装置が完成した。ここで、
注目すべきは、図６で示された素子においては、Ｚａ　
のトランジスタのみが液晶駆動のためのアクティブ素子
として機能し、その他のトランジスタは、ＤＲＡＭのメ
モリー素子として機能するというものである。しかしな
がら、逆に、Ｘｄ　とＹａ　はＤＲＡＭのマトリクスと
しては使用できない。

【００４４】このように、液晶マトリクスの領域に、同
時にＤＲＡＭ等のメモリ素子を形成することは、先に述
べたように装置の小型化を図るうえで極めて有効なこと
である。詳細は述べないが、液晶周辺回路はＣＭＯＳ論
理回路構成とした。

【００４５】このように作製した装置を用いて、図２に
示されるプロジェクション型テレビを作製し、動作を確
認した。

【００４６】〔実施例３〕実施例１および２で示した技
術と公知の半導体作製技術とを用いて、読出専用カード
型電子手帳を試作した。すなわち、４ｃｍ×６ｃｍの単
結晶半導体チップ上に、図４（Ｂ）で示されるような液
晶マトリクス（３２０×２００ドット）とその内部に高
抵抗ポリシリコン型ＳＲＡＭ（容量２５６ｋｂｉｔ）と
を、またマトリクス回路の周囲にその駆動回路とを形成
し、これとバックアップ用の超小型乾電池を同じプラス
チックケースの中に組み込んだ。

【００４７】メモリーには、従来の電子手帳と同様に、
スケージュールや住所録の加えて、例えば、地図や顔写
真等、従来の電子手帳の表示装置では表示することが不
可能だった情報も、記憶させ表示することができた。画
面の大きさは約３ｃｍ×５ｃｍであった。また、電子手
帳の厚さは約２ｍｍであった。メモリーの記憶には外部
の装置を利用した。

【００４８】

【発明の効果】以上の述べてきたように、単結晶半導体
基板上に液晶アクティブマトリクスを構成することによ
って様々な利点があることが証明された。本発明の技術
思想を説明するために、主として液晶を用いた場合につ
いて説明したが、本発明の思想を適用するには、なにも
液晶に限らず、電界、電圧等の電気的な影響を受けて光
学的な特性がかわる材料であったらなんでもよいことは
明らかであろう。また、光学的な特性の変化も、透過率
の変化という直接的なものではなく、例えば、圧電効果
材料のように、電気的に体積という物理的パラメータが
変化し、これを光の反射や屈折といった光学的な作用に
間接的に変換してもよい。

【図面の簡単な説明】

【図１】本発明を概念的に示したもの。

【図２】本発明を用いて作製したプロジェクション型テ
レビの例。

【図３】本発明の液晶マトリクスの断面構造の例。

【図４】本発明の液晶表示装置の例。

【図５】本発明の液晶マトリクスの作製方法の例。

【図６】本発明の液晶マトリクスの作製方法の例。

【符号の説明】

１０１・・・単結晶半導体基板１０２・・・液晶マトリクス領域１０３・・・気象マトリクスの周辺回路１０４・・・そ
の他の回路

Claims

【特許請求の範囲】

【請求項１】絶縁ゲイト型電界効果トランジスタを有し
、少なくとも１つの平板状電極の設けられたアクティブ
素子によって構成されたマトリクス構造の回路を有する
単結晶半導体基板と、透明電極の設けられた透明基板と
、前記半導体基板と透明基板との間に設けられた液晶層
とを有することを特徴とする、液晶電気光学装置。
【請求項２】絶縁ゲイト型電界効果トランジスタを有す
るマトリクス構造の回路と、該回路を駆動する目的でそ
の周辺に設けられた相補型絶縁ゲイト型電界効果装置（
ＣＭＯＳ）を有する回路とが設けられた単結晶半導体基
板と、透明電極の設けられた透明基板と、前記半導体基
板と透明基板との間に設けられた液晶層とを有すること
を特徴とする、液晶電気光学装置。
【請求項３】絶縁ゲイト型電界効果トランジスタを有す
るマトリクス構造の回路と、該回路を駆動する目的でそ
の周辺に設けられたバイポーラトランジスタを有する回
路とが設けられた単結晶半導体基板と、透明電極の設け
られた透明基板と、前記半導体基板と透明基板との間に
設けられた液晶層とを有することを特徴とする、液晶電
気光学装置。
【請求項４】絶縁ゲイト型電界効果トランジスタとその
入出力端の一方に直列に挿入されたキャパシタと該キャ
パシタと並列に接続された平坦な電極とを有するマトリ
クス構造の回路を有する回路とが設けられた単結晶半導
体基板と、透明電極の設けられた透明基板と、前記半導
体基板と透明基板との間に設けられた液晶層とを有する
ことを特徴とする、液晶電気光学装置。
【請求項５】絶縁ゲイト型電界効果トランジスタとその
入出力端の一方に直列に挿入されたキャパシタとを有す
る入力端子の２つあるスイッチング素子からなるマトリ
クス構造の回路を有する回路とが第１の基板上に設けら
れた装置を作製する工程と、前記単結晶基板上のマトリ
クス回路において、前記絶縁ゲイト型電界効果トランジ
スタを有する１つのスイッチング素子の２つの入力端子
に接続された互いに直行し、マトリクスを構成する２本
の配線に信号を送って、該スイッチング素子の特性をテ
ストする工程と、その後、前記キャパシタと並列に接続
する平坦な電極を第１の基板上に形成する工程と、該電
極に対向して、透明電極の設けられた透明基板を配置す
る工程と設ける工程と、前記第１の基板と透明基板の間
に液晶材料を注入する工程とを有することを特徴とする
液晶電気光学装置の作製方法。
【請求項６】絶縁ゲイト型電界効果トランジスタを有す
るマトリクス構造の回路と発光素子の設けられた単結晶
半導体基板と、透明電極の設けられた透明基板と、前記
半導体基板と透明基板との間に設けられた液晶層とを有
することを特徴とする、液晶電気光学装置。
【請求項７】絶縁ゲイト型電界効果トランジスタを有す
るマトリクス構造の回路と、その回路の中に設けられた
メモリ回路とが設けられた単結晶半導体基板と、透明電
極の設けられた透明基板と、前記半導体基板と透明基板
との間に設けられた液晶層とを有することを特徴とする
、液晶電気光学装置。
【請求項８】請求項７において、メモリ回路はスタティ
ック・ランダム・アクセス・メモリーであることを特徴
とする液晶電気光学装置。
【請求項９】請求項７において、メモリ回路はダイナミ
ック・ランダム・アクセス・メモリーであることを特徴
とする液晶電気光学装置。
【請求項１０】請求項７において、メモリ回路はイレー
サブル・プログラマブル・リード・オンリー・メモリー
（ＥＰＲＯＭ）であることを特徴とする液晶電気光学装
置。