JPH04351013A - 電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は電源回路に関し、例え
ば、ＮＴＬ（Ｎｏｎ　　ＴｈｒｅｓｈｏｌｄＬｏｇｉｃ
）回路又はＳＰＬ（Ｓｕｐｅｒ　　Ｐｕｓｈ−ｐｕｌｌ
　　Ｌｏｇｉｃ）回路を基本構成とするバイポーラ論理
集積回路装置の電源回路に利用して特に有効な技術に関
するものである。

【０００２】

【従来の技術】入力信号を受ける位相分割回路と位相分
割回路の反転出力信号を伝達する出力エミッタフォロア
回路とを含むＮＴＬ回路があり、ＮＴＬ回路の出力エミ
ッタフォロア回路をアクティブプルダウン回路に置き換
えたＳＰＬ回路がある。また、このようなＮＴＬ回路又
はＳＰＬ回路を基本構成とするバイポーラ論理集積回路
装置がある。バイポーラ論理集積回路装置は、ＮＴＬ回
路又はＳＰＬ回路に動作電源電圧を供給するボルテージ
フォロア型の電源回路を備える。

【０００３】ＮＴＬ回路又はＳＰＬ回路を基本構成とす
るバイポーラ論理集積回路装置に内蔵されるボルテージ
フォロア型の電源回路について、例えば、特開昭５９−
１５３３２９号公報に記載されている。

【０００４】

【発明が解決しようとする課題】図３には、上記に記載
されるバイポーラ論理集積回路装置に内蔵されるボルテ
ージフォロア型の電源回路の回路図の一例が示され、図
２には、バイポーラトランジスタ（以下、単にトランジ
スタと略称する）のコレクタ電流Ｉｃとベース・エミッ
タ電圧ＶＢＥとの関係を表す特性図が示されている。図
３において、電源回路ＰＯＷは、一対の差動トランジス
タＴ３及びＴ４を中心とする差動増幅回路と、トランジ
スタＴ７及び抵抗Ｒ７からなり上記差動増幅回路の非反
転出力信号を出力トランジスタＴ８のベースに伝達する
エミッタフォロア回路とを含む。出力トランジスタＴ８
のコレクタ電圧は、電源回路ＰＯＷの出力信号すなわち
電源電圧ＶＥＥｉとして、ＮＴＬ回路（ＮＴＬ１〜ＮＴ
Ｌｎ）に供給される。差動増幅回路を構成する一方のト
ランジスタＴ３のベースには、抵抗Ｒ３を介して所定の
基準電位ＶＲＥＦが供給され、他方のトランジスタＴ４
のベースには、レベルシフト用のダイオードＤ１を介し
て上記電源電圧ＶＥＥｉがフィードバックされる。差動
トランジスタＴ３及びＴ４の共通結合されたエミッタと
電源電圧ＶＥＥＬとの間には、実質的な電流源となる抵
抗Ｒ１０が設けられる。

【０００５】電源電圧ＶＥＥｉの電位が上昇すると、ト
ランジスタＴ４のベース電位が上昇し、差動増幅回路の
非反転出力信号つまりは出力トランジスタＴ８のベース
電位が上昇する。このため、出力トランジスタＴ８のコ
レクタ電流が大きくされ、これによって電源電圧ＶＥＥ
ｉの電位が低くされる。一方、電源電圧ＶＥＥｉの電位
が低下すると、トランジスタＴ４のベース電位が低くな
り、差動増幅回路の非反転出力信号つまりは出力トラン
ジスタＴ８のベース電位が低くなる。したがって、出力
トランジスタＴ８のコレクタ電流が小さくされ、これに
よって電源電圧ＶＥＥｉの電位が上昇する。その結果、
電源電圧ＶＥＥｉの電位は、基準電位ＶＲＥＦと一致す
べく制御されるものとなる。

【０００６】ところが、上記ボルテージフォロア型の電
源回路ＰＯＷには次のような問題点があることが、本願
発明者等によって明らかとなった。すなわち、上記電源
回路ＰＯＷの差動増幅回路を構成する差動トランジスタ
Ｔ３及びＴ４に与えられる動作電流Ｉ４の値は、これら
の差動トランジスタの共通結合されたエミッタの電位を
Ｖ４とし抵抗Ｒ３の抵抗値をＲ３とするとき、Ｉ４＝（
Ｖ４−ＶＥＥＬ）／Ｒ３ として求められる。ここで、差動トランジスタＴ３及び
Ｔ４のエミッタ電位Ｖ４は、トランジスタＴ３のベース
・エミッタ電圧をＶＢＥ３とするとき、Ｖ４＝ＶＲＥＦ
−ＶＢＥ３ である。しかるに、差動増幅回路の動作電流Ｉ４は、Ｉ
４＝（ＶＲＥＦ−ＶＢＥ３−ＶＥＥＬ）／Ｒ３となり、
基準電位ＶＲＥＦ及び電源電圧ＶＥＥＬの電位に変動が
ないことを条件に、一定な電流値となる。

【０００７】しかしながら、基準電位ＶＲＥＦの方は、
バンドギャップリファレンス方式の定電圧発生回路によ
り形成されかつ供給すべき電流量が少ないこともあって
極めて安定した電位を保持するが、電源電圧ＶＥＥＬは
、その電流供給量が多くしかも外部からの電源ノイズの
影響を受けやすいために実際にはある程度の電位変動を
呈する。加えて、抵抗Ｒ３の抵抗値が差動増幅回路に必
要な動作電流を確保するために比較的小さくされること
から、電源電圧ＶＥＥＬの電位変動は動作電流Ｉ４の比
較的大きな変化となり、その変化量のほとんどがトラン
ジスタＴ３のコレクタ電流の変化となって現れる。周知
のように、トランジスタＴ３のコレクタ電流Ｉｃの変化
は、図２に示されるように、そのベース・エミッタ電圧
ＶＢＥを変化させる。このことは、差動増幅回路を構成
するトランジスタＴ３及びＴ４のベース・エミッタ電圧
に差を生じさせ、電源電圧ＶＥＥｉの電位変動を招くも
のとなる。その結果、ＮＴＬ回路の動作が不安定なもの
となり、これによってバイポーラ論理集積回路装置の信
頼性が低下するものである。

【０００８】この発明の目的は、ボルテージフォロア型
の電源回路の出力電圧の電位変動を抑制することにある
。この発明の他の目的は、ボルテージフォロア型の電源
回路の出力電圧をその動作電源電圧とするＮＴＬ回路又
はＳＰＬ回路の動作を安定化し、このようなＮＴＬ回路
又はＳＰＬ回路を基本構成とするバイポーラ論理集積回
路装置等の信頼性を高めることにある。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、ボルテージフォロア型の電源
回路の差動増幅回路に動作電流を与える電流源を、差動
増幅回路を構成する差動トランジスタの共通結合された
エミッタと第１の電源電圧との間に並列形態に設けられ
る複数のトランジスタからなる第１のトランジスタと、
第１のトランジスタと電流ミラー形態とされる第２のト
ランジスタと、第２の電源電圧と第２のトランジスタの
コレクタとの間に直列形態に設けられるレベル設定手段
及び抵抗手段とに置き換え、上記抵抗手段にかかる電圧
降下をできるだけ小さくするとともにその抵抗値をでき
るだけ大きくして、第１の電源電圧の電位変動にともな
う第２のトランジスタのコレクタ電流の変化を充分に小
さくするものである。

【００１０】

【作用】上記手段によれば、第１の電源電圧の電位変動
にともなう差動増幅回路の動作電流の変化を抑制できる
とともに、この動作電流の変化を差動増幅回路を構成す
る一対の差動トランジスタに対してほぼ均等に二分する
ことができる。これにより、差動トランジスタのベース
・エミッタ電圧の変動を抑制しかつバランス化して、ボ
ルテージフォロア型の電源回路の出力電圧の電位変動を
抑制できる。その結果、ボルテージフォロア型の電源回
路の出力電圧を動作電源電圧とするＮＴＬ回路又はＳＰ
Ｌ回路の動作を安定化し、ＮＴＬ回路又はＳＰＬ回路を
基本構成とするバイポーラ論理集積回路装置等の信頼性
を高めることができる。

【００１１】

【実施例】図１には、この発明が適用されたボルテージ
フォロア型の電源回路ＰＯＷならびにその周辺部の一実
施例の回路図が示されている。また、図２には、図１の
電源回路ＰＯＷに含まれるバイポーラトランジスタのコ
レクタ電流Ｉｃとベース・エミッタ電圧ＶＢＥとの関係
を表す一実施例の特性図が示されている。これらの図を
もとに、この実施例の電源回路の構成と動作の概要なら
びにその特徴について説明する。なお、この実施例の電
源回路ＰＯＷは、特に制限されないが、ＮＴＬ回路を基
本構成とするバイポーラ論理集積回路装置に内蔵される
。図１の回路素子は、バイポーラ論理集積回路装置を構
成する他の回路素子とともに、単結晶シリコンのような
１個の半導体基板上に形成される。また、図示されるバ
イポーラトランジスタは、すべてＮＰＮ型トランジスタ
である。

【００１２】図１において、この実施例の電源回路ＰＯ
Ｗは、一対の差動トランジスタＴ３及びＴ４を中心とす
る差動増幅回路を含む。これらの差動トランジスタＴ３
及びＴ４のコレクタは、対応する負荷抵抗Ｒ５及びＲ６
を介して回路の接地電位（第２の電源電圧）に結合され
、その共通結合されたエミッタは、並列形態とされる２
個のトランジスタＴ５及びＴ６（第１のトランジスタ）
を介して電源電圧ＶＥＥＬ（第１の電源電圧）に結合さ
れる。ここで、電源電圧ＶＥＥＬは、特に制限されない
が、−３Ｖのような負の電源電圧とされる。

【００１３】差動増幅回路の非反転出力信号すなわちト
ランジスタＴ３のコレクタ電位は、トランジスタＴ７及
び抵抗Ｒ７からなるエミッタフォロア回路を介して、い
わゆる電流引き込み型の出力トランジスタＴ８のベース
に伝達される。トランジスタＴ７のエミッタと出力トラ
ンジスタＴ８のベースとの間ならびに出力トランジスタ
Ｔ８のベース・コレクタ間には、発振防止用の抵抗Ｒ８
又はキャパシタＣ１がそれぞれ設けられる。また、回路
の接地電位と出力トランジスタＴ８のコレクタとの間に
は、負荷抵抗Ｒ９とレベルシフト用のダイオードＤ１が
直列形態に設けられる。出力トランジスタＴ８のコレク
タ電圧は、電源回路ＰＯＷの出力電圧つまり電源電圧Ｖ
ＥＥｉとされ、ＮＴＬ回路（ＮＴＬ１〜ＮＴＬｎ）の動
作電源電圧として供給される。ここで、ダイオードＤ１
は、特に制限されないが、ＮＰＮ型バイポーラトランジ
スタからなり、そのベース・エミッタ電圧ＶＢＥに相当
する順方向電圧を持つ。

【００１４】次に、差動増幅回路を構成する一方の差動
トランジスタＴ３のベースには、図示されない定電圧発
生回路から抵抗Ｒ３を介して、所定の基準電位ＶＲＥＦ
が供給される。また、他方の差動トランジスタＴ４のベ
ースには、上記ダイオードＤ１のアノード電位つまりは
電源電圧ＶＥＥｉがダイオードＤ１の順方向電圧分だけ
シフトして伝達される。ここで、基準電位ＶＲＥＦを形
成する定電圧発生回路は、特に制限されないが、バンド
ギャップリファレンス型とされ、基準電位ＶＲＥＦの電
位は、電源電圧の変動や温度変化の影響を受けない極め
て安定したものとされる。これらの結果、差動トランジ
スタＴ３及びＴ４は、いわば基準電位ＶＲＥＦを論理ス
レッシホルドとするカレントスイッチ回路として作用し
、出力トランジスタＴ８とともに電源電圧ＶＥＥｉの電
位を制御する。

【００１５】すなわち、電源電圧ＶＥＥｉの電位が上昇
しダイオードＤ１のアノード電位が基準電位ＶＲＥＦよ
りも高くなると、差動増幅回路の非反転出力信号すなわ
ちトランジスタＴ３のコレクタ電位が上昇する。このコ
レクタ電位の上昇は、トランジスタＴ７及び抵抗Ｒ７か
らなるエミッタフォロア回路を介して出力トランジスタ
Ｔ８のベースに伝達され、そのコレクタ電流を大きくす
る。このため、抵抗Ｒ９による電圧降下が大きくなり、
これによって電源電圧ＶＥＥｉの電位が低くされる。一
方、電源電圧ＶＥＥｉの電位が低下しダイオードＤ１の
アノード電位が基準電位ＶＲＥＦよりも低くなると、差
動増幅回路の非反転出力信号すなわちトランジスタＴ３
のコレクタ電位が低くされる。このコレクタ電位の低下
は、上記エミッタフォロア回路を介して出力トランジス
タＴ８のベースに伝達され、そのコレクタ電流を小さく
する。このため、抵抗Ｒ９による電圧降下が小さくなり
、これによって電源電圧ＶＥＥｉの電位が高くなる。 これらの結果、電源電圧ＶＥＥｉの電位は、常に基準電
位ＶＲＥＦよりダイオードＤ１の順方向電圧分だけ低い
所定の電位に向かって収束すべく制御される。

【００１６】この実施例において、電源回路ＰＯＷは、
さらに上記トランジスタＴ５及びＴ６と電流ミラー形態
とされるトランジスタＴ２（第２のトランジスタ）を含
む定電流源を備える。この定電流源は、さらに回路の接
地電位と上記トランジスタＴ２のコレクタとの間に直列
形態に設けられるトランジスタＴ１（第３のトランジス
タ）及び抵抗Ｒ４（第１の抵抗手段）を含み、また回路
の接地電位と上記トランジスタＴ１のベースとの間なら
びにトランジスタＴ１のベースとそのエミッタとの間に
それぞれ設けられる抵抗Ｒ１（第２の抵抗手段）及びＲ
２（第３の抵抗手段）を含む。トランジスタＴ１及び抵
抗Ｒ１及びＲ２は、レベル設定手段として作用し、抵抗
Ｒ４の両端に所定の電圧降下を与える。

【００１７】すなわち、抵抗Ｒ２は、その抵抗値をＲ２
としトランジスタＴ１のベース・エミッタ電圧をＶＢＥ
１とするとき、 Ｉ１＝ＶＢＥ１／Ｒ２ なる所定の電流Ｉ１を流す。この電流Ｉ１は、抵抗Ｒ１
に対して所定の電圧降下を与え、これらの抵抗Ｒ１及び
Ｒ２の抵抗値に従って安定したトランジスタＴ１のコレ
クタ・エミッタ間電圧Ｖ１が設定される。一方、トラン
ジスタＴ２はダイオード形態とされ、前述のように、ト
ランジスタＴ５及びＴ６と電流ミラー形態とされる。こ
のため、トランジスタＴ２のコレクタ・エミッタ間電圧
Ｖ３は、そのベース・エミッタ電圧ＶＢＥ２に設定され
る。したがって、抵抗Ｒ４の両端には、電源電圧ＶＥＥ
Ｌの絶対値をＶＥＥＬとするとき、 Ｖ２＝ＶＥＥＬ−Ｖ１−Ｖ３ なる電圧降下が与えられ、これによって、Ｉ２＝Ｖ２／
Ｒ４ ＝（ＶＥＥＬ−Ｖ１−Ｖ３）／Ｒ４ なる電流Ｉ２がトランジスタＴ２のコレクタ電流として
流される。

【００１８】トランジスタＴ２のコレクタ電流Ｉ２は、
電流ミラー形態とされるトランジスタＴ５及びＴ６を介
して伝達され、差動増幅回路の動作電流Ｉ３となる。言
うまでもなく、差動増幅回路の動作電流Ｉ３の値は、ト
ランジスタＴ５及びＴ６が並列形態とされることから、
Ｉ３＝２×Ｉ２ となり、差動トランジスタＴ３及びＴ４に対してほぼ均
等に分流される。

【００１９】この実施例の電源回路ＰＯＷにおいて、レ
ベル設定手段となる抵抗Ｒ１及びＲ２は、抵抗Ｒ４の電
圧降下が充分に小さなものとなるべく所定の抵抗値をも
って設計され、抵抗Ｒ４は、充分に大きな抵抗値をもっ
て設計される。このため、トランジスタＴ２のコレクタ
電流Ｉ２の値は、上式から明らかなように電源電圧ＶＥ
ＥＬの電位変動にともなって変化されるが、その変化量
は、抵抗Ｒ４の電圧降下が充分に小さくされかつその抵
抗値Ｒ４が充分に大きくされることから、極めて小さな
ものとされる。さらに、トランジスタＴ２のコレクタ電
流Ｉ２は、前述のように、電流ミラー形態とされるトラ
ンジスタＴ５及びＴ６を介して差動増幅回路の動作電流
Ｉ３となるが、電源電圧ＶＥＥＬの変動にともなうこの
動作電流Ｉ３の変化もコレクタ電流Ｉ２と同様に小さく
され、しかも差動増幅回路を構成する差動トランジスタ
Ｔ３及びＴ４に対してほぼ均等に二分される。

【００２０】周知のように、トランジスタＴ３及びＴ４
のベース・エミッタ電圧ＶＢＥは、図２に示されるよう
に、そのコレクタ電流に従って変動する。ところが、こ
の実施例の電源回路ＰＯＷでは、上記のように電源電圧
ＶＥＥＬの電位変動にともなう動作電流Ｉ３の変化が充
分に抑制されるとともにその変化分がトランジスタＴ３
及びＴ４に対して均等に二分される。しかるに、トラン
ジスタＴ３及びＴ４のベース・エミッタ電圧の変動が抑
制されかつバランス化されて、電源電圧ＶＥＥｉの変動
が抑制されるものとなる。その結果、この電源回路ＰＯ
Ｗによって形成される電源電圧ＶＥＥｉをその動作電源
電圧とする複数のＮＴＬ回路の動作を安定化できるとと
もに、これらのＮＴＬ回路を基本構成とするバイポーラ
論理集積回路装置等の信頼性を高めることができるもの
である。

【００２１】以上の本実施例に示されるように、この発
明をＮＴＬ回路を基本構成とするバイポーラ論理集積回
路装置等に内蔵されるボルテージフォロア型の電源回路
に適用することで、次のような作用効果が得られる。す
なわち、 （１）ボルテージフォロア型の電源回路の差動増幅回路
に動作電流を与える電流源を、差動増幅回路を構成する
差動トランジスタの共通結合されたエミッタと第１の電
源電圧との間に並列形態に設けられる複数のトランジス
タからなる第１のトランジスタと、第１のトランジスタ
と電流ミラー形態とされる第２のトランジスタと、第２
の電源電圧と第２のトランジスタのコレクタとの間に直
列形態に設けられるレベル設定手段及び抵抗手段とに置
き換え、上記抵抗手段にかかる電圧降下をできるだけ小
さくするとともにその抵抗値をできるだけ大きくして、
第１の電源電圧の電位変動にともなう第２のトランジス
タのコレクタ電流の変化を充分に小さくすることで、第
１の電源電圧の電位変動にともなう差動増幅回路の動作
電流の変化を抑制できるとともに、この動作電流の変化
を差動増幅回路を構成する一対の差動トランジスタのコ
レクタ電流の変化としてほぼ均等に二分することができ
るという効果が得られる。

【００２２】（２）上記（１）項により、ボルテージフ
ォロア型の電源回路の差動増幅回路を構成する一対の差
動トランジスタのベース・エミッタ電圧の変動を抑制し
、バランス化できるという効果が得られる。 （３）上記（２）項により、ボルテージフォロア型の電
源回路の出力電圧の電位変動を抑制できるという効果が
得られる。 （４）上記（３）項により、ボルテージフォロア型の電
源回路の出力電圧をその動作電源電圧とするＮＴＬ回路
の動作を安定化し、このようなＮＴＬ回路を基本構成と
するバイポーラ論理集積回路装置等の信頼性を高めるこ
とができるという効果が得られる。

【００２３】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、差動トランジスタＴ３及びＴ４の共
通結合されたエミッタと電源電圧ＶＥＥＬとの間に設け
られる第１のトランジスタは、１個あるいは３個以上の
トランジスタからなるものであってもよい。また、トラ
ンジスタＴ１及び抵抗Ｒ１及びＲ２からなるレベル設定
手段は、その両端における電圧が一定しかつ所定の条件
をもって任意に設定しうることを条件に種々の形態を採
りうるし、このレベル設定手段を含む定電流源の構成も
、第１のトランジスタと電流ミラー形態とされるトラン
ジスタＴ２を含むことを条件に種々の形態を採りうる。 バイポーラ論理集積回路装置は、ＳＰＬ回路を含むもの
であってもよいし、基準電位ＶＲＥＦを形成する定電圧
発生回路は、バンドギャップリファレンス型であること
を必要条件としない。さらに、電源回路ＰＯＷの具体的
な構成や電源電圧の極性及び絶対値ならびにバイポーラ
トランジスタの導電型等、種々の実施形態が考えられよ
う。

【００２４】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるＮＴ
Ｌ回路を基本構成とするバイポーラ論理集積回路装置の
電源回路に適用した場合について説明したが、それに限
定されるものではなく、例えば、ＳＰＬ回路を基本構成
とするバイポーラ論理集積回路装置や同様な電源回路を
内蔵する汎用のゲートアレイ集積回路装置等にも適用で
きる。この発明は、少なくとも差動増幅回路を含むボル
テージフォロア型の電源回路ならびにこのような電源回
路を内蔵する半導体装置に広く適用できる。

【００２５】

【発明の効果】ボルテージフォロア型の電源回路の差動
増幅回路に所定の動作電流を与える電流源を、差動増幅
回路を構成する差動トランジスタの共通結合されたエミ
ッタと第１の電源電圧との間に並列形態に設けられる複
数のトランジスタからなる第１のトランジスタと、第１
のトランジスタと電流ミラー形態とされる第２のトラン
ジスタと、第２の電源電圧と第２のトランジスタのコレ
クタとの間に直列形態に設けられるレベル設定手段及び
抵抗手段とに置き換え、上記抵抗手段にかかる電圧降下
をできるだけ小さくするとともにその抵抗値をできるだ
け大きくして、第１の電源電圧の電位変動にともなう第
２のトランジスタのコレクタ電流の変化を充分に小さく
することで、第１の電源電圧の電位変動にともなう差動
増幅回路の動作電流の変化を抑制できるとともに、この
動作電流の変化を差動増幅回路を構成する一対の差動ト
ランジスタに対してほぼ均等に二分できる。これにより
、差動トランジスタのベース・エミッタ電圧の変動を抑
制しつつバランス化して、ボルテージフォロア型の電源
回路の出力電圧の電位変動を抑制することができる。 その結果、ボルテージフォロア型の電源回路の出力電圧
を動作電源電圧とするＮＴＬ回路又はＳＰＬ回路の動作
を安定化し、ＮＴＬ回路又はＳＰＬ回路を基本構成とす
るバイポーラ論理集積回路装置等の信頼性を高めること
ができる。

【図面の簡単な説明】

【図１】この発明が適用されたボルテージフォロア型の
電源回路ならびにその周辺部の一実施例を示す回路図で
ある。

【図２】図１の電源回路に含まれるバイポーラトランジ
スタのコレクタ電流とベース・エミッタ電圧との関係を
表す特性図である。

【図３】従来のボルテージフォロア型の電源回路ならび
にその周辺部の一例を示す回路図である。

【符号の説明】

ＰＯＷ・・・電源回路、ＮＴＬ１〜ＮＴＬｎ・・・ＮＴ
Ｌ回路。 Ｔ１〜Ｔ８・・・ＮＰＮ型バイポーラトランジスタ、Ｄ
１・・・ダイオード、 Ｒ１〜Ｒ１０・・・抵抗、Ｃ１・・・キャパシタ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】　　一対の差動トランジスタと、上記差動
   トランジスタの共通結合されたエミッタと第１の電源電
   圧との間に設けられる第１のトランジスタと、上記第１
   のトランジスタと電流ミラー形態とされる第２のトラン
   ジスタを含む定電流源とを具備することを特徴とする電
   源回路。
2. 【請求項２】　　上記定電流源は、第２の電源電圧と上
   記第２のトランジスタのコレクタとの間に直列形態に設
   けられるレベル設定手段及び第１の抵抗手段を含むもの
   であることを特徴とする請求項１の電源回路。
3. 【請求項３】　　上記レベル設定手段は、第２の電源電
   圧と上記第１の抵抗手段との間に設けられる第３のトラ
   ンジスタと、第２の電源電圧と上記第３のトランジスタ
   のベースとの間に設けられる第２の抵抗手段と、上記第
   ３のトランジスタのベースとそのエミッタとの間に設け
   られる第３の抵抗手段とを含むものであることを特徴と
   する請求項１又は請求項２の電源回路。
4. 【請求項４】　　上記第１のトランジスタは、並列形態
   とされる複数のトランジスタからなるものであって、上
   記レベル設定手段は、上記第１の抵抗手段にかかる電圧
   降下が充分に小さなものとなるべく設計され、上記第１
   の抵抗手段は、第１の電源電圧の電位変動にともなう上
   記第２のトランジスタのコレクタ電流の変化が充分に小
   さなものとなるべく大きな抵抗値を持つように設計され
   るものであることを特徴とする請求項１，請求項２又は
   請求項３の電源回路。
5. 【請求項５】　　上記電源回路は、バイポーラ論理集積
   回路装置に含まれ、ＮＴＬ回路及び／又はＳＰＬ回路に
   動作電源電圧を供給するためのものであることを特徴と
   する請求項１，請求項２，請求項３又は請求項４の電源
   回路。