JPH04351079A - ディジタル信号切替器 - Google Patents
ディジタル信号切替器Info
- Publication number
- JPH04351079A JPH04351079A JP12422391A JP12422391A JPH04351079A JP H04351079 A JPH04351079 A JP H04351079A JP 12422391 A JP12422391 A JP 12422391A JP 12422391 A JP12422391 A JP 12422391A JP H04351079 A JPH04351079 A JP H04351079A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- changeover device
- digital signal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Studio Circuits (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号切替器に
関し、特にテレビ信号伝送系に適用するディジタル信号
切替器に関する。
関し、特にテレビ信号伝送系に適用するディジタル信号
切替器に関する。
【０００２】
【従来の技術】従来、複数のディジタル入力信号を切替
えて多数の出力列に拡張して送出する場合は、図２に示
すように、複数の入力信号Ｓ１〜Ｓｎを入力分配器２０
を介して、カスケードに接続された複数の切替器２１〜
２３へそれぞれ供給している。入力分配器２０は、各入
力信号Ｓ１〜Ｓｎに対応して複数のバッファ増幅回路２
０１〜２０ｎを備ている。また、各切替器２１，２２，
２３は、入力分配器２０の各バッファ増幅回路２０１〜
２０ｎからの出力信号を受けるｎ個の入力端子Ｘ１１〜
Ｘ１ｎ，Ｘ２１〜Ｘ２ｎ，Ｘ３１〜Ｘ３ｎ、および選択
した信号を出力するｍ個の出力端子Ｙ１１〜Ｙ１ｍ，Ｙ
２１〜Ｙ２ｍ，Ｙ３１〜Ｙ３ｍをそれぞれ有している。 いま、このような切替器をｚ段カスケードに接続したと
すれば、出力列をｚ×ｍに拡張できる。
えて多数の出力列に拡張して送出する場合は、図２に示
すように、複数の入力信号Ｓ１〜Ｓｎを入力分配器２０
を介して、カスケードに接続された複数の切替器２１〜
２３へそれぞれ供給している。入力分配器２０は、各入
力信号Ｓ１〜Ｓｎに対応して複数のバッファ増幅回路２
０１〜２０ｎを備ている。また、各切替器２１，２２，
２３は、入力分配器２０の各バッファ増幅回路２０１〜
２０ｎからの出力信号を受けるｎ個の入力端子Ｘ１１〜
Ｘ１ｎ，Ｘ２１〜Ｘ２ｎ，Ｘ３１〜Ｘ３ｎ、および選択
した信号を出力するｍ個の出力端子Ｙ１１〜Ｙ１ｍ，Ｙ
２１〜Ｙ２ｍ，Ｙ３１〜Ｙ３ｍをそれぞれ有している。 いま、このような切替器をｚ段カスケードに接続したと
すれば、出力列をｚ×ｍに拡張できる。
【０００３】
【発明が解決しようとする課題】上述したように従来は
、出力列を拡張する場合、複数の入力信号を入力分配器
を介して複数の切替器へそれぞれ供給している。しかし
、入力分配器が分配できる信号数には限度があるため、
接続できる切替器の数、すなわち出力列の拡張にも限界
が生じるという問題点があった。
、出力列を拡張する場合、複数の入力信号を入力分配器
を介して複数の切替器へそれぞれ供給している。しかし
、入力分配器が分配できる信号数には限度があるため、
接続できる切替器の数、すなわち出力列の拡張にも限界
が生じるという問題点があった。
【０００４】本発明の目的は、接続できる切替器の数に
制限を受けることなく出力列の拡張が可能となるディジ
タル信号切替器を提供することにある。
制限を受けることなく出力列の拡張が可能となるディジ
タル信号切替器を提供することにある。
【０００５】
【課題を解決するための手段】本発明のディジタル信号
切替器は、複数の入力信号を受ける複数の入力端子およ
び前記複数の入力信号を選択して出力する複数の出力端
子をそれぞれ有する切替器をカスケードに複数接続して
なるディジタル信号切替器において、前記切替器の前記
複数の入力端子にそれぞれ接続されて前記複数の入力信
号をそれぞれ２分配する１入力２出力の複数のインバー
タ回路を備え、このインバータ回路の出力の内一方をカ
スケードに接続された次段の切替器の前記複数の入力端
子にそれぞれ供給するように構成されている。
切替器は、複数の入力信号を受ける複数の入力端子およ
び前記複数の入力信号を選択して出力する複数の出力端
子をそれぞれ有する切替器をカスケードに複数接続して
なるディジタル信号切替器において、前記切替器の前記
複数の入力端子にそれぞれ接続されて前記複数の入力信
号をそれぞれ２分配する１入力２出力の複数のインバー
タ回路を備え、このインバータ回路の出力の内一方をカ
スケードに接続された次段の切替器の前記複数の入力端
子にそれぞれ供給するように構成されている。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００７】図１は本発明の一実施例を示す図であり、
複数のディジタル入力信号を切替えて多数の出力列に拡
張して送出するために、切替器１１，１２，１３をカス
ケードに接続した状態を示している。各切替器１１，１
２，１３は、複数の入力信号を受けるｎ個の入力端子Ｘ
１１〜Ｘ１ｎ，Ｘ２１〜Ｘ２ｎ，Ｘ３１〜Ｘ３ｎ、およ
び選択した信号を出力するｍ個の出力端子Ｙ１１〜Ｙ１
ｍ，Ｙ２１〜Ｙ２ｍ，Ｙ３１〜Ｙ３ｍをそれぞれ有して
いる。また、各切替器１１，１２，１３には、各入力端
子毎にインバータ２段からなる１入力２出力の分配回路
１１１〜１ｎ１，２１１〜２ｎ１，３１１〜３ｎ１がそ
れぞれ設けられている。
複数のディジタル入力信号を切替えて多数の出力列に拡
張して送出するために、切替器１１，１２，１３をカス
ケードに接続した状態を示している。各切替器１１，１
２，１３は、複数の入力信号を受けるｎ個の入力端子Ｘ
１１〜Ｘ１ｎ，Ｘ２１〜Ｘ２ｎ，Ｘ３１〜Ｘ３ｎ、およ
び選択した信号を出力するｍ個の出力端子Ｙ１１〜Ｙ１
ｍ，Ｙ２１〜Ｙ２ｍ，Ｙ３１〜Ｙ３ｍをそれぞれ有して
いる。また、各切替器１１，１２，１３には、各入力端
子毎にインバータ２段からなる１入力２出力の分配回路
１１１〜１ｎ１，２１１〜２ｎ１，３１１〜３ｎ１がそ
れぞれ設けられている。
【０００８】さて、複数のディジタル入力信号Ｓ１〜Ｓ
ｎは、カスケードに接続された最初の切替器１１の入力
端子Ｘ１１〜Ｘ１ｎにそれぞれ供給される。分配回路１
１１〜１ｎ１によってそれぞれ２分配された一方の出力
は、次段に接続されている切替器１２の入力端子Ｘ２１
〜Ｘ２ｎへそれぞれ送出される。同様に、切替器１２の
分配回路２１１〜２ｎ１によってそれぞれ２分配された
一方の出力は、次段の切替器１３の入力端子Ｘ３１〜Ｘ
３ｎへそれぞれ送出される。
ｎは、カスケードに接続された最初の切替器１１の入力
端子Ｘ１１〜Ｘ１ｎにそれぞれ供給される。分配回路１
１１〜１ｎ１によってそれぞれ２分配された一方の出力
は、次段に接続されている切替器１２の入力端子Ｘ２１
〜Ｘ２ｎへそれぞれ送出される。同様に、切替器１２の
分配回路２１１〜２ｎ１によってそれぞれ２分配された
一方の出力は、次段の切替器１３の入力端子Ｘ３１〜Ｘ
３ｎへそれぞれ送出される。
【０００９】このように、切替器をｚ段カスケードに接
続すれば、出力列をｚ×ｍに拡張することができる。
続すれば、出力列をｚ×ｍに拡張することができる。
【００１０】なお、一般にカスケード段数が増加すると
、信号の立上り立下りに時間差が生じ、信号幅が変化し
て許容限界を超える等の問題がある。しかし、本発明で
はインバータ２段で構成することにより、前段のインバ
ータと後段のインバータとで、信号の立上り立下り時間
差による信号幅の変化を補正することができる。
、信号の立上り立下りに時間差が生じ、信号幅が変化し
て許容限界を超える等の問題がある。しかし、本発明で
はインバータ２段で構成することにより、前段のインバ
ータと後段のインバータとで、信号の立上り立下り時間
差による信号幅の変化を補正することができる。
【００１１】
【発明の効果】以上説明したように本発明は、各切替器
の各入力端子毎にインバータ２段からなる１入力２出力
の分配回路を設け、この分配回路によって２分配された
一方の出力を、カスケードに接続された次段の切替器に
それぞれ供給することにより、接続できる切替器の数に
制限を受けることなく出力列の拡張が可能となる。
の各入力端子毎にインバータ２段からなる１入力２出力
の分配回路を設け、この分配回路によって２分配された
一方の出力を、カスケードに接続された次段の切替器に
それぞれ供給することにより、接続できる切替器の数に
制限を受けることなく出力列の拡張が可能となる。
【図１】本発明の一実施例を示す図である。
【図２】従来のディジタル信号切替器の一例を示す図で
ある。
ある。
１１〜１３ 切替器
１１１〜３ｎ１ 分配回路
Ｘ１１〜Ｘ３ｎ 入力端子
Ｙ１１〜Ｙ３ｍ 出力端子
Ｓ１〜Ｓｎ 入力信号
Claims (1)
- 【請求項１】 複数の入力信号を受ける複数の入力端
子および前記複数の入力信号を選択して出力する複数の
出力端子をそれぞれ有する切替器をカスケードに複数接
続してなるディジタル信号切替器において、前記切替器
の前記複数の入力端子にそれぞれ接続されて前記複数の
入力信号をそれぞれ２分配する１入力２出力の複数のイ
ンバータ回路を備え、このインバータ回路の出力の内一
方をカスケードに接続された次段の切替器の前記複数の
入力端子にそれぞれ供給してなることを特徴とするディ
ジタル信号切替器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12422391A JP2893998B2 (ja) | 1991-05-29 | 1991-05-29 | ディジタル信号切替器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12422391A JP2893998B2 (ja) | 1991-05-29 | 1991-05-29 | ディジタル信号切替器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04351079A true JPH04351079A (ja) | 1992-12-04 |
| JP2893998B2 JP2893998B2 (ja) | 1999-05-24 |
Family
ID=14880041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12422391A Expired - Fee Related JP2893998B2 (ja) | 1991-05-29 | 1991-05-29 | ディジタル信号切替器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2893998B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160021107A (ko) | 2013-06-18 | 2016-02-24 | 가부시끼가이샤 제이씨유 | 무전해 금속 도금의 브릿지 방지액 및 이를 이용한 프린트 배선판의 제조방법 |
-
1991
- 1991-05-29 JP JP12422391A patent/JP2893998B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160021107A (ko) | 2013-06-18 | 2016-02-24 | 가부시끼가이샤 제이씨유 | 무전해 금속 도금의 브릿지 방지액 및 이를 이용한 프린트 배선판의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2893998B2 (ja) | 1999-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343193A (en) | Matrix switcher apparatus | |
| JPH06196958A (ja) | プログラマブル可変長遅延回路 | |
| JPH02284215A (ja) | コンピユータのシステム・クロツク発生器 | |
| JP2576366B2 (ja) | 可変遅延バッファ回路 | |
| JP2745566B2 (ja) | ３段スイッチの拡張方法 | |
| JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
| JPS6029267B2 (ja) | デイジタル信号分配装置 | |
| JPH04351079A (ja) | ディジタル信号切替器 | |
| US6430179B1 (en) | Three stage router for broadcast application | |
| JPS6130450B2 (ja) | ||
| JP2897682B2 (ja) | 遅延時間調整回路 | |
| JP2904233B2 (ja) | 光ｆｉｆｏメモリ | |
| JP3171346B2 (ja) | 遅延回路 | |
| JP2775974B2 (ja) | マトリックススイッチャ装置 | |
| JPH06176593A (ja) | シフトレジスタ | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JPH0522664A (ja) | マトリクススイツチヤ装置 | |
| JP2665070B2 (ja) | バス回路 | |
| JP2743662B2 (ja) | マトリクススイッチヤ | |
| JP2922561B2 (ja) | スイッチ結合網 | |
| JP2844971B2 (ja) | ディジタル符号処理システム | |
| JP2881788B2 (ja) | 映像信号切替装置 | |
| JPS6379123A (ja) | クロツク分配回路 | |
| JP2575023B2 (ja) | スイツチマトリクス | |
| JPH0533978Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990202 |
|
| LAPS | Cancellation because of no payment of annual fees |