JPH04351120A - 位相同期検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位相同期装置の位相同
期検出装置に利用する。特に、位相同期ループの位相同
期を検出する位相同期検出装置に関するものである。

【０００２】

【従来の技術】図２は従来例の位相同期検出装置のブロ
ック構成図である。図３は従来例の位相同期検出装置の
動作を示す図である。図４は他の従来例の位相同期検出
装置のブロック構成図じある。図５は他の従来例の位相
同期検出装置の動作を示す図である。位相同期ループが
同期外れを起こしたときに、アラームを発生したり、ま
たは同期が確立した後に次の動作に移るために同期が確
立したことを知らせる信号を得る目的で位相同期検出が
行われる。

【０００３】従来、位相同期検出装置は、図２または図
４に示すような構成であった。図２において、電圧制御
発振器１の出力信号Ｓ１をＭ分周回路２でＭ分周した信
号Ｓ１１と基準周波数信号Ｓ２をＮ分周回路３でＮ分周
した信号Ｓ１２とを排他的論理和回路である位相比較回
路４で位相比較する。次に、比較結果Ｓ３をループフィ
ルタ５で平滑化して制御信号Ｓ４を生成し、制御信号Ｓ
４で電圧制御発振器１を制御して位相同期ループを構成
している。

【０００４】比較結果Ｓ３は、図３に示すように信号Ｓ
１１、Ｓ１２の周波数の２倍の周波数の矩形波信号にな
る。この矩形波信号の高いレベルの電圧をＶＨ　、低い
レベルの電圧をＶＬ　とすると、制御信号Ｓ４の電圧が
（ＶＨ　＋ＶＬ　）／２になるように電圧制御発振器１
は制御される。したがって、比較結果Ｓ３の矩形波信号
のデューティ比が５０％になる状態、すなわち、信号Ｓ
１１、Ｓ１２の位相差θがπ／２になる状態が正常な位
相同期状態である。

【０００５】Ｄ型フリップフロップ９はクロック入力端
子Ｃに信号Ｓ１１を入力し、データ入力端子Ｄに信号Ｓ
１２を入力して、出力端子Ｑからサンプリング信号Ｓ８
を出力する。Ｄ型フリップフロップ９は、図３に矢印で
図示するように信号Ｓ１１の立上りのタイミングで信号
Ｓ１２をサンプリングして出力するので、位相同期状態
ではサンプリング信号Ｓ８は「Ｈ」の連続となる。同期
外れの状態が長く続けば、サンプリング信号Ｓ８は「Ｈ
」と「Ｌ」とがほぼ同じ確率で出力される。

【０００６】保護回路８Ａは、あらかじめ定めた周期で
サンプリング信号Ｓ８の状態を監視し、連続してｎ１　
回サンプリング信号Ｓ８が「Ｌ」であれば非同期状態と
判定し、連続してｎ２　回サンプリング信号Ｓ８が「Ｈ
」であれば同期状態と判定し、判定結果を判定信号Ｓ９
として出力する。

【０００７】図４において、位相同期検出される位相同
期ループの構成および動作は図２に示す位相同期ループ
の構成および動作とまったく同じである。正常な位相同
期状態では、図５に示すように制御信号Ｓ４の電圧が（
ＶＨ　＋ＶＬ　）／２の近傍にあるので、制御信号Ｓ４
が（ＶＨ　＋ＶＬ　）／２の近傍、たとえば、ＶＬ　〜
ＶＨ　の範囲内にあるか否かをしきい値判定回路１０に
よってアナログ的に判定し、判定結果を判定信号Ｓ１０
として出力する。

【０００８】

【発明が解決しようとする課題】しかし、このような従
来例の位相同期検出装置では、図２に示す従来例の場合
に図３に示す信号Ｓ１１、Ｓ１２の位相差θが正しい位
相同期状態における値π／２からずれて０〜πの範囲の
端の方で定常状態になった場合や、位相差θが０〜πの
範囲内で変動する場合を検出できず、また、これらの場
合にわずかの外乱で位相同期が外れる欠点があった。

【０００９】一方、図４に示す従来例の場合には、ルー
プフィルタ５の出力の制御信号Ｓ４を用いてアナログ信
号のまま位相同期判定を行うので、保護回路を用いるの
に適さない欠点があり、また、位相非同期状態の場合に
比較結果Ｓ３をループフィルタ５で平滑化した後の制御
信号Ｓ４の平均電圧レベルが図５に示す（ＶＨ　＋ＶＬ
　）／２の近傍にあることが十分に予想され、この場合
に位相非同期状態を検出できない欠点があった。

【００１０】本発明は上記の欠点を解決するもので、位
相同期状態を精度良く検出できる位相同期検出装置を提
供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、入力する制御
信号に基づき制御された発振周波数の信号を出力する電
圧制御発振器と、この電圧制御発振器の出力信号と入力
する基準周波数信号とを位相比較しその比較結果を矩形
波信号のデューティ比として出力する位相比較器と、こ
の位相比較器の出力矩形波信号に基づき上記制御信号を
生成して上記電圧制御発振器に与えるループフィルタと
を備えた位相同期検出装置において、上記ループフィル
タの出力制御信号をディジタル信号に変換するアナログ
ディジタル変換器と、このアナログディジタル変換器の
出力ディジタル信号をあらかじめ定めた計数周期ごとに
計数処理しその計数値が所定の第一のしきい値を超えた
場合および所定の第二のしきい値未満の場合にオーバフ
ロー信号を出力する計数回路と、この計数回路の出力オ
ーバフロー信号の規定の発生確率に基づき同期状態か否
かを判定して判定信号を出力する保護回路とを備えたこ
とを特徴とする。

【００１２】また、本発明は、上記電圧制御発振器と上
記位相比較回路との間に挿入され電圧制御発振器の出力
信号を２以上の整数Ｍ分周するＭ分周回路と、上記基準
周波数信号を２以上の整数Ｎ分周するＮ分周回路とを備
えることができる。

【００１３】

【作用】アナログディジタル変換器はループフィルタの
出力制御信号をディジタル信号に変換する。計数回路は
このアナログディジタル変換器の出力ディジタル信号を
あらかじめ定めた計数周期ごとに計数処理しその計数値
が所定の第一のしきい値を超えた場合および所定の第二
のしきい値未満の場合にオーバフロー信号を出力する。 保護回路はこの計数回路の出力オーバフロー信号の規定
の発生確率に基づき同期状態か否かを判定して判定信号
を出力する。

【００１４】以上により位相同期状態を精度良く検出で
きる。

【００１５】

【実施例】本発明の実施例について図面を参照して説明
する。図１は本発明一実施例位相同期検出装置のブロッ
ク構成図である。

【００１６】図１において、位相同期検出装置は、入力
する制御信号Ｓ４に基づき制御された発振周波数の信号
を出力する電圧制御発振器１と、電圧制御発振器１の出
力信号Ｓ１と入力する基準周波数信号Ｓ２とを位相比較
しその比較結果を矩形波信号のデューティ比として出力
する位相比較器４と、位相比較器４の出力矩形波信号に
基づき制御信号Ｓ４を生成して電圧制御発振器１に与え
るループフィルタ５とを備える。

【００１７】ここで本発明の特徴とするところは、ルー
プフィルタ５の出力制御信号Ｓ４をディジタル信号Ｓ５
に変換するアナログディジタル変換器６と、アナログデ
ィジタル変換器６の出力ディジタル信号Ｓ５をあらかじ
め定めた計数周期ごとに計数処理しその計数値が所定の
第一のしきい値を超えた場合および所定の第二のしきい
値未満の場合にオーバフロー信号Ｓ６を出力する計数回
路７と、計数回路７の出力オーバフロー信号Ｓ６の規定
の発生確率に基づき同期状態か否かを判定して判定信号
Ｓ７を出力する保護回路８とを備えたことにある。

【００１８】また、電圧制御発振器１と位相比較回路４
との間に挿入され電圧制御発振器１の出力信号を２以上
の整数Ｍ分周するＭ分周回路２と、基準周波数信号Ｓ２
を２以上の整数Ｎ分周するＮ分周回路３とを備える。

【００１９】このような構成の位相同期検出装置の動作
について説明する。

【００２０】図１において、電圧制御発振器１の出力信
号Ｓ１をＭ分周回路２でＭ分周した信号と基準周波数信
号Ｓ２をＮ分周回路３でＮ分周した信号とを排他的論理
和回路である位相比較回路４で位相比較し、比較結果Ｓ
３をループフィルタ５で平滑化して制御信号Ｓ４を生成
し、制御信号Ｓ４で電圧制御発振器１を制御して位相同
期ループを構成しているのは、すでに説明した二つの従
来例におけると同じである。

【００２１】アナログディジタル変換器６はループフィ
ルタ５から出力されるアナログ信号である制御信号Ｓ４
をディジタル信号Ｓ５に変換し出力する。計数回路７は
、アナログディジタル変換器６から出力されるディジタ
ル信号Ｓ５をあらかじめ定めた計数周期ごとに計数処理
し、たとえば、位相比較回路４による比較結果Ｓ３の矩
形波信号のデューティ比が６０％になる状態に該当する
しきい値より計数値が超えた場合に、または、比較結果
Ｓ３の矩形波信号のデューティ比が４０％になる状態に
該当するしきい値未満に計数値がなった場合にオーバフ
ロー信号Ｓ６を出力する。比較結果Ｓ３の矩形波信号の
デューティ比が５０±１０％の範囲以内であればオーバ
フロー信号Ｓ６は発生しない。このときに、二つのしき
い値は任意の値に設定できる。

【００２２】保護回路８は、あらかじめ定めた周期でオ
ーバフロー信号Ｓ６の発生を監視し、連続してｍ１　回
オーバフロー信号Ｓ６が発生すれば位相非同期状態と判
定し、連続してｍ２　回の監視で１度もオーバフロー信
号Ｓ６が発生しなければ位相同期状態と判定し、判定結
果を判定信号Ｓ７として出力する。保護回路８の監視周
期は、計数回路７の計数周期の整数倍である。

【００２３】図１に示す実施例は、比較結果Ｓ３の矩形
波信号のデューティ比が５０±１０％の範囲以内であれ
ば位相同期状態、範囲外であれば位相非同期状態と判定
する。

【００２４】なお、位相同期ループがＭ分周回路２やＮ
分周回路３を用いない場合にも本発明は適用できる。

【００２５】上述のように、本実施例は位相同期ループ
のループフィルタから出力されるアナログ信号をアナロ
グディジタル変換器によりディジタル信号に変換し計数
処理を行い、あらかじめ定めたしきい値と計数値との大
小関係により位相同期か非同期を判定しているので、し
きい値の設定を変えることにより位相同期判定範囲を任
意に設定することができ、また、アナログディジタル変
換器を使用するので位相同期状態に関する信号を短時間
に多数得ることができ、保護回路を設けているので判定
精度が高い。

【００２６】

【発明の効果】以上説明したように、本発明は、位相同
期状態を精度良く検出できる優れた効果がある。

【図面の簡単な説明】

【図１】本発明一実施例位相同期検出装置のブロック構
成図。

【図２】従来例の位相同期検出装置のブロック構成図。

【図３】従来例の位相同期検出装置の動作を示す図。

【図４】他の従来例の位相同期検出装置のブロック構成
図。

【図５】他の従来例の位相同期検出装置の動作を示す図
。

【符号の説明】

１　　電圧制御発振器 ２　　Ｍ分周回路 ３　　Ｎ分周回路 ４　　位相比較回路 ５　　ループフィルタ ６　　アナログディジタル変換器 ７　　計数回路 ８、８Ａ　　保護回路 ９　　Ｄ型フリップフロップ １０　　しきい値判定回路 Ｓ１　　電圧制御発振器の出力信号 Ｓ２　　基準周波数信号 Ｓ３　　比較結果 Ｓ４　　制御信号 Ｓ５　　ディジタル信号 Ｓ６　　オーバフロー信号 Ｓ７、Ｓ９、Ｓ１０　　判定信号 Ｓ８　　サンプリング信号 Ｓ１１　　Ｍ分周した信号 Ｓ１２　　Ｎ分周した信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　入力する制御信号に基づき制御された
   発振周波数の信号を出力する電圧制御発振器と、この電
   圧制御発振器の出力信号と入力する基準周波数信号とを
   位相比較しその比較結果を矩形波信号のデューティ比と
   して出力する位相比較器と、この位相比較器の出力矩形
   波信号に基づき上記制御信号を生成して上記電圧制御発
   振器に与えるループフィルタとを備えた位相同期検出装
   置において、上記ループフィルタの出力制御信号をディ
   ジタル信号に変換するアナログディジタル変換器と、こ
   のアナログディジタル変換器の出力ディジタル信号をあ
   らかじめ定めた計数周期ごとに計数処理しその計数値が
   所定の第一のしきい値を超えた場合および所定の第二の
   しきい値未満の場合にオーバフロー信号を出力する計数
   回路と、この計数回路の出力オーバフロー信号の規定の
   発生確率に基づき同期状態か否かを判定して判定信号を
   出力する保護回路とを備えたことを特徴とする位相同期
   検出装置。
2. 【請求項２】　　上記電圧制御発振器と上記位相比較回
   路との間に挿入され電圧制御発振器の出力信号を２以上
   の整数Ｍ分周するＭ分周回路と、上記基準周波数信号を
   ２以上の整数Ｎ分周するＮ分周回路とを備えた請求項１
   記載の位相同期検出装置。