JPH04352284A - マスクｒｏｍレイアウトパタン検証装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マスクＲＯＭを内蔵す
るＬＳＩへＲＯＭデータを書き込むべく作成されたレイ
アウトパタンを検証する装置に関する。

【０００２】

【従来の技術】図３は、従来のマスクＲＯＭレイアウト
パタン作成から検証までのシステムの構成を示すブロッ
ク図である。図中、１０はマスクＲＯＭのレイアウトパ
タンを作成するＣＡＤ装置であって、ＣＡＤ装置１０に
は、ＣＡＤ装置１０が作成したデータを表示するディス
プレイ２及び各種データ，命令をキー入力するキーボー
ド３が接続され、また、ＣＡＤ装置１０によって作成さ
れたレイアウトパタンに基づいてＬＳＩを製造するＬＳ
Ｉ製造装置４が通信回線を介して接続されている。ＬＳ
Ｉ製造装置４には、製造されたＬＳＩの動作をテストす
るＬＳＩテスト装置５が通信回線を介して接続されてい
る。

【０００３】キーボード３から入力されたデータ，命令
は装置各部の動作を制御するＣＰＵ１１に与えられる。 ＣＡＤ装置１０は、主記憶部１２と補助記憶部１３とを
有しており、補助記憶部１３のＲＯＭデータファイル１
４には、ＲＯＭに書き込むべきＲＯＭデータが１６進数
で格納されている。ＣＰＵ１１はＲＯＭデータファイル
１４から主記憶部１２へＲＯＭデータを読み出す。

【０００４】主記憶部１２はマスクＲＯＭのレイアウト
パタンを作成するレイアウトパタン作成手段１２１を備
えている。ＲＯＭアドレス情報ファイル１５には、ＲＯ
Ｍのどの位置に配置するかといったＲＯＭデータのレイ
アウトパタンの配列を特定するアドレスが格納されてい
る。座標値情報ファイル１６には、レイアウトパタンを
配置すべきマスク上の座標値が格納されている。レイア
ウトパタン作成手段１２１は、ＲＯＭアドレス情報ファ
イル１５及び座標値情報ファイル１６からデータを読み
出し、レイアウトパタンデータを作成してレイアウトパ
タンデータファイル１７に格納する。

【０００５】次に、従来のマスクＲＯＭレイアウトパタ
ン検証過程を含むマスクＲＯＭレイアウトパタン作成か
らＬＳＩの動作テストまでの手順を図４に示すフローチ
ャートに基づいて説明する。補助記憶部１３のＲＯＭデ
ータファイル１４からＲＯＭデータを主記憶部１１に読
み込む（Ｓ１１）。主記憶部１１に読み込んだＲＯＭデ
ータを、マスク上に対応するレイアウトパタンの配列に
並べかえる（Ｓ１２）。次に、１６進数のＲＯＭデータ
を「１」「０」の２進数に変換した真理値データを作成
する（Ｓ１３）。

【０００６】さらに、真理値データの「１」に対しての
みマスク上に配置するレイアウトパタンの座標値を算出
する（Ｓ１４）。この座標値をレイアウトパタンデータ
としてディスプレイ２に表示する（Ｓ１５）。

【０００７】検証者は、ディスプレイ２に表示されたレ
イアウトパタンデータを目視して、配置されるべきマス
ク上の位置にレイアウトパタンが属するかをチェックす
る（Ｓ１６）。配置されるべき位置にレイアウトパタン
が属さない場合、Ｓ１にもどって、レイアウトパタンを
作成し直す。

【０００８】チェックの結果、配置されるべきマスク上
の位置にレイアウトパタンが属する場合、レイアウトパ
タンを基にマスクＲＯＭ内蔵型のＬＳＩを製造する（Ｓ
１７）。さらに、ＲＯＭデータを用いてＬＳＩの動作を
テストする（Ｓ１８）。動作テストの結果を判定し（Ｓ
１９）、エラーが発生した場合はＳ１にもどってレイア
ウトパタンを作成し直す。また、エラーが発生しない場
合は終了する。

【０００９】

【発明が解決しようとする課題】以上のように、従来で
は、ディスプレイに表示されたレイアウトパタンデータ
を検証者が目視して、ＲＯＭのレイアウトパタンが配置
されるべきマスク上の位置に、作成したレイアウトパタ
ンが属するかを確認するため、確認に多くの労力と時間
を要していた。また、ＲＯＭデータの値が正しく書き込
まれているかを検証するには、検証の都度、ＬＳＩを実
際に製造して動作テストを行う必要があるため、さらに
多くの労力と時間を要するのみならず、検証費用がかさ
むという問題があった。

【００１０】本発明はこのような問題点を解決するため
になされたものであって、作成されたレイアウトパタン
からＲＯＭデータを復元して元のデータと比較すること
により、検証に要する労力と時間を大幅に節減したマス
クＲＯＭレイアウトパタン検証装置の提供を目的とする
。

【００１１】

【課題を解決するための手段】本発明に係るマスクＲＯ
Ｍレイアウトパタン検証装置は、ＲＯＭのレイアウトパ
タンを配置すべきマスク上の位置を特定するデータから
なる検証用レイアウトパタンデータを予め記憶しておき
、検証用レイアウトパタンデータと作成したレイウアウ
トパタンの位置データとを比較することによって、作成
したレイアウトパタンのうち、ＲＯＭのレイアウトパタ
ンを配置すべきマスク上の位置に属するレイアウトパタ
ンを選別してＲＯＭデータを復元し、復元したＲＯＭデ
ータをＲＯＭに書き込むべき元のデータと比較して、作
成されたレイアウトパタンが、ＲＯＭが配されるべき正
しい位置に、正しいデータを書き込み得るレイアウトパ
タンであるかを検証するすることを特徴とする。

【００１２】

【作用】本発明に係るマスクＲＯＭレイアウトパタン検
証装置は、作成したレイアウトパタンからこのレイアウ
トパタンを配置するマスク上の位置データを得て、この
位置データと、マスク上のレイアウトパタンの位置デー
タからなる検証用レイアウトパタンデータとを比較し、
ＲＯＭのレイアウトパタンを配置すべきマスク上の位置
に属するレイウアトパタンを選別してＲＯＭデータを復
元し、復元したＲＯＭデータとＲＯＭに書き込むべき元
のデータとを比較してレイアウトパタンを検証する。即
ち、データの値が正しい場合であってもマスク上の位置
が異なっていれば作成したレイアウトパタンの検証結果
は不可となり、また、マスク上の位置が正しい場合であ
っても、データの値が誤っていれば不可となる。

【００１３】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて説明する。図１は本発明に係るマスクＲＯＭレイア
ウトパタン検証装置（以下、本発明装置という）の構成
を示すブロック図である。図中、１は本発明装置であっ
て、本発明装置１には、本発明装置１が作成したデータ
を表示するディスプレイ２及び各種データ，命令をキー
入力するキーボード３が接続され、また、本発明装置１
によって検証済みのレイアウトパタンに基づいてＬＳＩ
を製造するＬＳＩ製造装置４が通信回線を介して接続さ
れている。ＬＳＩ製造装置４には、製造されたＬＳＩの
動作をテストするＬＳＩテスト装置５が通信回線を介し
て接続されている。

【００１４】キーボード３から入力されたデータ，命令
は装置各部の動作を制御するＣＰＵ１１に与えられる。 本発明装置１は、主記憶部１２と補助記憶部１３とを有
しており、補助記憶部１３のＲＯＭデータファイル１４
には、ＲＯＭに書き込むべきＲＯＭデータが１６進数で
格納されている。ＣＰＵ１１はＲＯＭデータファイル１
４から主記憶部１２へＲＯＭデータを読み出す。

【００１５】主記憶部１２はマスクＲＯＭのレイアウト
パタンを作成するレイアウトパタン作成手段１２１、レ
イアウトパタン作成手段１２１が作成したレイアウトパ
タンを検証用のレイアウトパタンと比較するレイアウト
パタン比較手段１２２、レイアウトパタン比較手段１２
２による比較結果に基づいて２進数の真理値データを作
成する真理値データ作成手段１２３、その真理値データ
を１６進数に変換してＲＯＭデータを作成するＲＯＭデ
ータ作成手段１２４、及びＲＯＭデータ作成手段１２４
が作成したＲＯＭデータとＲＯＭデータファイル１４か
ら読み出したＲＯＭデータとを比較するＲＯＭデータ比
較手段１２５を備えている。

【００１６】ＲＯＭアドレス情報ファイル１５には、Ｒ
ＯＭのどの位置に配置するかといったＲＯＭデータのレ
イアウトパタンの配列を特定するアドレスが格納されて
いる。座標値情報ファイル１６には、レイアウトパタン
を配置すべきマスク上の座標値が格納されている。レイ
アウトパタン作成手段１２１は、ＲＯＭアドレス情報フ
ァイル１５及び座標値情報ファイル１６からデータを読
み出し、レイアウトパタンデータを作成してレイアウト
パタンデータファイル１７に格納する。

【００１７】検証用レイアウトパタンデータファイル１
８には、ＲＯＭデータの真理値を全て「１」とした場合
の座標値を算出した検証用レイアウトパタンデータが格
納されている。真理値データファイル１９には、レイア
ウトパタン比較手段１２２による比較の結果に基づき、
検証用レイアウトパタンと同じ座標値を持つレイアウト
パタンデータを「１」、そうでないレイアウトパタンデ
ータを「０」とした真理値データが格納される。

【００１８】次に、本発明装置によるマスクＲＯＭレイ
アウトパタンの検証手順を図２に示すフローチャートに
基づいて説明する。補助記憶部１３のＲＯＭデータファ
イル１４からＲＯＭデータを主記憶部１１に読み込む（
Ｓ１）。レイアウトパタン作成手段１２１は、主記憶部
１１に読み込まれたＲＯＭデータを、マスク上に対応す
るレイアウトパタンの配列に並べかえ（Ｓ２）、１６進
数のＲＯＭデータを「１」「０」の２進数に変換した真
理値データを作成し（Ｓ３）、真理値データの「１」に
対してのみマスク上に配置するレイアウトパタンの座標
値を算出する（Ｓ４）。

【００１９】レイアウトパタン比較手段１２２は、レイ
アウトパタン作成手段１２１が作成したレイアウトパタ
ンデータを読み込み（Ｓ５）、検証用レイアウトパタン
と作成済みのレイアウトパタンとを重ねて比較する（Ｓ
６）。真理値データ作成手段１２４は、比較結果に基づ
き、検証用レイアウトパタンデータと同じ座標値を持つ
レイアウトパタンを「１」、持たないレイアウトパタン
を「０」とした真理値データを作成して真理値データフ
ァイル１９に格納する（Ｓ７）。

【００２０】ＲＯＭデータ作成手段１２４は、真理値デ
ータファイル１９に格納された真理値データを、ＲＯＭ
アドレス情報ファイル１５に格納されているＲＯＭアド
レスに基づいて１６進数に変換してＲＯＭデータを作成
する（Ｓ８）。ＲＯＭデータ比較手段１２５は、作成さ
れたＲＯＭデータと、ＲＯＭデータファイル１４から読
み込んだＲＯＭデータとを比較する（Ｓ９）。比較結果
を判定し（Ｓ１０）、一致しなければＳ１にもどってレ
イアウトパタンを作成し直し、一致すれば検証を終了す
る。

【００２１】

【発明の効果】以上のように、本発明装置は、ＲＯＭの
レイアウトパタンを配置すべきマスク上の位置を特定す
るデータからなる検証用レイアウトパタンデータを予め
記憶しておき、作成したレイアウトパタンから得られる
位置データと検証用レイアウトパタンデータとを比較す
ることによって、ＲＯＭに書き込まれるべき値のデータ
が、書き込まれるべき位置に書き込まれるレイアウトパ
タンが、少ない労力で短時間に得られるとともに、検証
の都度、ＬＳＩを製造しなくてもよいので、検証費用が
削減されるという優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明装置の構成を示すブロック図である。

【図２】本発明装置によるマスクＲＯＭレイアウトパタ
ン検証の手順を示すフローチャートである。

【図３】従来のマスクＲＯＭレイアウトパタン作成から
検証までのシステムの構成を示すブロック図である。

【図４】従来のマスクＲＯＭレイアウトパタン検証シス
テムにおけるレイアウトパタンの検証過程を含むＬＳＩ
テストまでの動作を示すフローチャートである。

【符号の説明】

１　　　　　　マスクＲＯＭレイアウトパタン検証装置
１１　　　　ＣＰＵ １２　　　　主記憶部 １３　　　　補助記憶部 １４　　　　ＲＯＭデータファイル １５　　　　ＲＯＭアドレス情報ファイル１６　　　　
座標値情報ファイル １７　　　　レイアウトパタンデータファイル１８　　
　　検証用レイアウトパタンデータファイル１９　　　
　真理値データファイル １２１　　レイウアウトパタン作成手段１２２　　レイ
アウトパタン比較手段 １２３　　真理値データ作成手段 １２４　　ＲＯＭデータ作成手段 １２５　　ＲＯＭデータ比較手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ＲＯＭにデータを書き込むべく作成さ
   れたレイアウトパタンが、前記ＲＯＭが配されるべき位
   置に前記データを正しく書き込み得るマスク上の位置に
   配置されるレイアウトパタンであるかを検証する装置で
   あって、ＲＯＭのレイアウトパタンを配置すべきマスク
   上の位置を特定する位置データからなる検証用レイアウ
   トパタンを記憶する記憶部と、作成されたレイアウトパ
   タンと検証用レイアウトパタンとを比較する手段と、該
   手段の比較結果から、作成されたレイアウトパタンによ
   ってＲＯＭに書き込まれるデータを作成する手段と、該
   手段が作成したデータと書き込むべきデータとを比較す
   る手段とを備えたことを特徴とするマスクＲＯＭレイア
   ウトパタン検証装置。