JPH0435366A - 垂直画面位置調整回路 - Google Patents
垂直画面位置調整回路Info
- Publication number
- JPH0435366A JPH0435366A JP2137820A JP13782090A JPH0435366A JP H0435366 A JPH0435366 A JP H0435366A JP 2137820 A JP2137820 A JP 2137820A JP 13782090 A JP13782090 A JP 13782090A JP H0435366 A JPH0435366 A JP H0435366A
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- synchronizing signal
- signal
- circuit
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、文字の背景を白く表示するインクレース方式
のデイスプレィモニターにおいて、垂直画面位置を調整
する垂直画面位置調整回路に関するものである。
のデイスプレィモニターにおいて、垂直画面位置を調整
する垂直画面位置調整回路に関するものである。
従来の技術
近年、文字の背景を白く表示するディヌプレモニターが
盛んに用いられているが、このようなデイスプレィモニ
ターにおいて文字の背景を白く表示するには入力された
ビデオ信号を反転して水平、垂直帰線期間中だけビデオ
信号が画面に表示されないようにする。
盛んに用いられているが、このようなデイスプレィモニ
ターにおいて文字の背景を白く表示するには入力された
ビデオ信号を反転して水平、垂直帰線期間中だけビデオ
信号が画面に表示されないようにする。
以下、図面を参照しながら従来の垂直画面位置調整回路
について説明する。
について説明する。
第３図は従来の垂直画面位置調整回路のブロック図であ
る。
る。
第３図において垂直同期信号は単安定マルチバイブレー
タ１で一定時間遅延されることによって垂直Ｒ線期間の
一定位置まで遅延されて垂直画面位置が決まる。遅延さ
れた垂直同期信号は垂直偏向回路２に入力されて２つの
信号が垂直偏向回路２によっ生成され、このうち一方の
信号は遅延された垂直同期信号と同期して垂直偏向コイ
ルに入力され、他方の信号は遅延された垂直同期信号と
同期した垂直帰線信号として帰線消去回路４に入力され
る。ビデオ簡号反転回路５はビデオ信号の黒白レベルを
反転させるが、黒レベル以下（′帰線期間中）のビデオ
信号はそのまま白レベルに反転させると白く表示されて
しまうので、帰線消去回路４の出力において帰線期間中
のビデオ百号は再び黒レベルに落とされて帰線消去かが
けられる。
タ１で一定時間遅延されることによって垂直Ｒ線期間の
一定位置まで遅延されて垂直画面位置が決まる。遅延さ
れた垂直同期信号は垂直偏向回路２に入力されて２つの
信号が垂直偏向回路２によっ生成され、このうち一方の
信号は遅延された垂直同期信号と同期して垂直偏向コイ
ルに入力され、他方の信号は遅延された垂直同期信号と
同期した垂直帰線信号として帰線消去回路４に入力され
る。ビデオ簡号反転回路５はビデオ信号の黒白レベルを
反転させるが、黒レベル以下（′帰線期間中）のビデオ
信号はそのまま白レベルに反転させると白く表示されて
しまうので、帰線消去回路４の出力において帰線期間中
のビデオ百号は再び黒レベルに落とされて帰線消去かが
けられる。
発明が解決しようとする課題
しかしながら上記従来の構成では単安定マルチバイブレ
ータ１で水平同期信号とは無関係に垂直同期百号を一定
時間遅延させているので垂直帰線消去回路４の出力によ
る帰線消去が水平走査期間中にかけられてしまう場合が
あシ、このような場合には第４図に示すように画面上下
のビデオ信号の一部がとぎれた異常表示がおこるという
問題を有していた。
ータ１で水平同期信号とは無関係に垂直同期百号を一定
時間遅延させているので垂直帰線消去回路４の出力によ
る帰線消去が水平走査期間中にかけられてしまう場合が
あシ、このような場合には第４図に示すように画面上下
のビデオ信号の一部がとぎれた異常表示がおこるという
問題を有していた。
本発明はインターレース方式でビデオ信号を反転させて
文字の背景を明るく表示した場合に画面上下の垂直帰線
消去を確実に行える垂直画面位置調整回路を提供するも
のである。
文字の背景を明るく表示した場合に画面上下の垂直帰線
消去を確実に行える垂直画面位置調整回路を提供するも
のである。
課題を解決するための手段
上記従来の問題を解決するために本発明の垂直画面位置
調整回路は垂直同期信号が奇数フィールドであるか偶数
フィールドであるかを検出し、前記垂直同期百号が前記
奇数フィールドである時と前記偶数フィールドである時
とで異なる出力をとるフィールド検出回路と、前記垂直
同期信号及び前記フィールド検出回路の出力が入力され
、前記垂直同期信号を垂直同期信号に同期して遅延させ
る垂直同期は最遅延回路とを備え、前記垂直同期信号遅
延回路は前記偶数フィールド時には水平走査期間の１／
２の期間だけ前記垂直同期信号を遅延し垂直偏向回路に
印加して遅延した前記垂直同期信号より前記水平同期信
号の１周期分だけ時間的に早い垂直同期信号を出力する
ことを特徴とするものである。
調整回路は垂直同期信号が奇数フィールドであるか偶数
フィールドであるかを検出し、前記垂直同期百号が前記
奇数フィールドである時と前記偶数フィールドである時
とで異なる出力をとるフィールド検出回路と、前記垂直
同期信号及び前記フィールド検出回路の出力が入力され
、前記垂直同期信号を垂直同期信号に同期して遅延させ
る垂直同期は最遅延回路とを備え、前記垂直同期信号遅
延回路は前記偶数フィールド時には水平走査期間の１／
２の期間だけ前記垂直同期信号を遅延し垂直偏向回路に
印加して遅延した前記垂直同期信号より前記水平同期信
号の１周期分だけ時間的に早い垂直同期信号を出力する
ことを特徴とするものである。
作 用
本発明の垂直画面位置調整回路によれば、垂直同期信号
遅延回路が垂直同期信号を水平同期信号と同期させて遅
延させるので垂直同期信号が水平走査期間中に入力され
て帰線消去が行われることはない。さらに垂直同期＠号
遅延回路は遅延された垂直同期信号よりも水平同期首号
の１周期だけ時間的に早い垂直同期信号を出力して帰線
消去を行うので、ビデオ信号を反転した時に生じる帰線
期間中の白い表示を遅延された垂直同期信号よシ早く確
実に消去できる。また、本発明の垂直画面位置調整回路
は垂直同期信号が奇数フィールドである時と偶数フィー
ルドである時とで異なる出力をとるフィールド検出回路
を備えているので、垂直同期信号が偶数フィールドであ
る場合はフィールド検出回路の出力によって垂直同期信
号遅延回路において水平走査期間の１／２の期間だけ垂
直同期信号が遅延されてインターレース方式で走査を行
う場合にビデオ信号は画面上に正しく表示できる。
遅延回路が垂直同期信号を水平同期信号と同期させて遅
延させるので垂直同期信号が水平走査期間中に入力され
て帰線消去が行われることはない。さらに垂直同期＠号
遅延回路は遅延された垂直同期信号よりも水平同期首号
の１周期だけ時間的に早い垂直同期信号を出力して帰線
消去を行うので、ビデオ信号を反転した時に生じる帰線
期間中の白い表示を遅延された垂直同期信号よシ早く確
実に消去できる。また、本発明の垂直画面位置調整回路
は垂直同期信号が奇数フィールドである時と偶数フィー
ルドである時とで異なる出力をとるフィールド検出回路
を備えているので、垂直同期信号が偶数フィールドであ
る場合はフィールド検出回路の出力によって垂直同期信
号遅延回路において水平走査期間の１／２の期間だけ垂
直同期信号が遅延されてインターレース方式で走査を行
う場合にビデオ信号は画面上に正しく表示できる。
実施例
以下、本発明の一実施例の垂直画面位置調整回路につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
第１図は本発明の垂直画面位置調整回路のブロック図、
第２図は本発明の垂直画面位置調整回路のタイミングチ
ャートである。なお第２図において偶数フィールドと奇
数フィールドの同期信号を区別するためにそれぞれ（偶
）、（奇）と表している。
第２図は本発明の垂直画面位置調整回路のタイミングチ
ャートである。なお第２図において偶数フィールドと奇
数フィールドの同期信号を区別するためにそれぞれ（偶
）、（奇）と表している。
第１図において６はフィールド検圧回路であシ、このフ
ィールド検出回路６ば、垂直同期信号をクロックとし水
平同期首号を入力どして出力Ｑを生じるＤタイプの７リ
ツプフロソプ（以下ＤＦＦと称す）６ａを有している。
ィールド検出回路６ば、垂直同期信号をクロックとし水
平同期首号を入力どして出力Ｑを生じるＤタイプの７リ
ツプフロソプ（以下ＤＦＦと称す）６ａを有している。
またこのフィールド検出回路６は水平同期信号の時定数
を決めるべくＤＦＦ６ａの入力の前段に設けられた抵抗
６ｃ、ダイオード６ｂ及びコンデンサ６ｄを有している
。
を決めるべくＤＦＦ６ａの入力の前段に設けられた抵抗
６ｃ、ダイオード６ｂ及びコンデンサ６ｄを有している
。
抵抗６Ｃとダイオード６ｂは互いに並列に接続され、コ
ンデンサ６ｄはＤＦＦ６ａに入力される水平同期信号の
ラインに並列に接続されている。
ンデンサ６ｄはＤＦＦ６ａに入力される水平同期信号の
ラインに並列に接続されている。
Ｄ Ｆ Ｆ ｅ ａのクロックとして入力される垂直同
期信号のラインに対して抵抗６ｅ及びコンデンサ６ｆは
それぞれ直列及び並列に接続されている。ＤＦＦ６ａの
出力Ｑの電圧は後述する垂直同期信号遅延回路γのダイ
オード７ｈにかかる。
期信号のラインに対して抵抗６ｅ及びコンデンサ６ｆは
それぞれ直列及び並列に接続されている。ＤＦＦ６ａの
出力Ｑの電圧は後述する垂直同期信号遅延回路γのダイ
オード７ｈにかかる。
垂直同期信号遅延回路７では垂直同期信号がデータとし
てＤＦＦｙｂに入力され、水平同期信号がＤＦＦ７ｂの
クロックとして入力される。ＤＦＦ７ｂは水平同期信号
の立ち上がりで垂直同期信号をラッチして出力を生じ、
この出力はシフトレジスタ７ａに入力される。シフトレ
ジスタ７ａには水平同期首号７ａがクロックとして入力
され、水平同期信号に同期した垂直同期信号Ｑ１ 及び
Ｑ２が出力される。出力Ｑ１ は出力Ｑ２よ＃）１クロ
ツク（水平同期信号の１周期）だけ早く出力されて垂直
帰線信号として垂直帰線消去回路４に入力される。また
出力Ｑ１ 及び出力Ｑ２はＯＲゲー）７Ｇに入力される
が、前述したフィールド検出回路６の出力Ｑが出力Ｑ１
とＯＲゲート７とを結ぶラインに並列に接続された
ダイオード７ｈの導通状態を変化させて、この変化によ
り出力Ｑ１ の立ち上がりが抵抗７ｅ及びコンデンサ７
ｆによって遅らされる。この抵抗７ｅ及びコンデンサ７
ｆはＯＲゲートの出力を十水平走査期間だけ遅らせるよ
うな値となっている。ＯＲゲート７の出力は垂直偏向回
路８に入力され、垂直偏向回路８の出力は垂直偏向コイ
ルに入力される。垂直帰線消去回路４の出力は、ビデオ
信号がビデオ信号反転回路６によって反転された時に生
じる帰線期間中の白い表示を消すものである。
てＤＦＦｙｂに入力され、水平同期信号がＤＦＦ７ｂの
クロックとして入力される。ＤＦＦ７ｂは水平同期信号
の立ち上がりで垂直同期信号をラッチして出力を生じ、
この出力はシフトレジスタ７ａに入力される。シフトレ
ジスタ７ａには水平同期首号７ａがクロックとして入力
され、水平同期信号に同期した垂直同期信号Ｑ１ 及び
Ｑ２が出力される。出力Ｑ１ は出力Ｑ２よ＃）１クロ
ツク（水平同期信号の１周期）だけ早く出力されて垂直
帰線信号として垂直帰線消去回路４に入力される。また
出力Ｑ１ 及び出力Ｑ２はＯＲゲー）７Ｇに入力される
が、前述したフィールド検出回路６の出力Ｑが出力Ｑ１
とＯＲゲート７とを結ぶラインに並列に接続された
ダイオード７ｈの導通状態を変化させて、この変化によ
り出力Ｑ１ の立ち上がりが抵抗７ｅ及びコンデンサ７
ｆによって遅らされる。この抵抗７ｅ及びコンデンサ７
ｆはＯＲゲートの出力を十水平走査期間だけ遅らせるよ
うな値となっている。ＯＲゲート７の出力は垂直偏向回
路８に入力され、垂直偏向回路８の出力は垂直偏向コイ
ルに入力される。垂直帰線消去回路４の出力は、ビデオ
信号がビデオ信号反転回路６によって反転された時に生
じる帰線期間中の白い表示を消すものである。
以上のように構成された本実施例の垂直画面位置調整回
路について以下、その動作について説明する。
路について以下、その動作について説明する。
第２図の信号波形図において各信号の最大振幅はすべて
１ｖであシ、シフトレジスタ７ａ、ＤＦＦ７ ｂ、 Ｄ
Ｆ Ｆ ６ ａ及びＯＲゲート７ｑのクロック（又ハ
ゲート）のスレッシュホールドレベルハ＋■とする。
１ｖであシ、シフトレジスタ７ａ、ＤＦＦ７ ｂ、 Ｄ
Ｆ Ｆ ６ ａ及びＯＲゲート７ｑのクロック（又ハ
ゲート）のスレッシュホールドレベルハ＋■とする。
第１図においてフィールド検出回路６に水平同期信号が
入った場合に水平同期信号が立ち上がるとダイオード６
ｂが順方向にバイアスされてコンデンサ６ｄが急速に充
電されるので第２図（ｄ）に示すように立ち上がりの鋭
い水平同期首号となってＤＦＦ６ａに入力される。次に
水平同期信号がハイレベルからローレベルに立ち下がる
時はダイオード６ｂは逆方向バイアスとな９、コンデン
サ６ｄに蓄えられた電荷が抵抗６Ｃによってゆっくりと
放電されるので水平同期信号の立ち下がりは鈍くなる。
入った場合に水平同期信号が立ち上がるとダイオード６
ｂが順方向にバイアスされてコンデンサ６ｄが急速に充
電されるので第２図（ｄ）に示すように立ち上がりの鋭
い水平同期首号となってＤＦＦ６ａに入力される。次に
水平同期信号がハイレベルからローレベルに立ち下がる
時はダイオード６ｂは逆方向バイアスとな９、コンデン
サ６ｄに蓄えられた電荷が抵抗６Ｃによってゆっくりと
放電されるので水平同期信号の立ち下がりは鈍くなる。
従って放電時間が充電時間よりも長くなるので、一般に
ハイレベルのパルス幅の短い水平同期信号のハイレベル
期間を長くしてＤＦＦ６ａに入力できる。また垂直同期
信号は抵抗６ｅとコンデンサ６ｆで構成される移相回路
によってわずかにその位相がデータ（垂直同期信号）よ
シ遅れるため、垂直同期信号がＤＦＦ６ａのクロックパ
ルスとして立ち上がった時にＤ Ｆ Ｆ ６ ａで確実
にデータの状態が読みとれる。Ｄ Ｆ Ｆ ６ ａの出
力Ｑは垂直同期信号が奇数フィールドである場合はＯｖ
、垂直同期信号が偶数フィールドである場合は１ｖとな
る。この出力Ｑは奇数フィールド時には第２図（ｅ）で
ＤＦＦ６ａのクロックが１７以上になると同時に第２図
（ｑ）に示すように１ｖとなシ、偶数フィールド時には
第２図（ｈ）に示すように奇数フィールド時よシも十水
平走査期間だけ遅れてＯｖになる。この出力Ｑによって
奇数フィールド時には垂直同期信号遅延回路７のダイオ
ード７ｈが１頃方向にバイアスされてＤＦＦ７ａの出力
Ｑ１がＯｖになり、偶数フィールド時にはダイオード７
ｈは逆方向にバイアスされる。
ハイレベルのパルス幅の短い水平同期信号のハイレベル
期間を長くしてＤＦＦ６ａに入力できる。また垂直同期
信号は抵抗６ｅとコンデンサ６ｆで構成される移相回路
によってわずかにその位相がデータ（垂直同期信号）よ
シ遅れるため、垂直同期信号がＤＦＦ６ａのクロックパ
ルスとして立ち上がった時にＤ Ｆ Ｆ ６ ａで確実
にデータの状態が読みとれる。Ｄ Ｆ Ｆ ６ ａの出
力Ｑは垂直同期信号が奇数フィールドである場合はＯｖ
、垂直同期信号が偶数フィールドである場合は１ｖとな
る。この出力Ｑは奇数フィールド時には第２図（ｅ）で
ＤＦＦ６ａのクロックが１７以上になると同時に第２図
（ｑ）に示すように１ｖとなシ、偶数フィールド時には
第２図（ｈ）に示すように奇数フィールド時よシも十水
平走査期間だけ遅れてＯｖになる。この出力Ｑによって
奇数フィールド時には垂直同期信号遅延回路７のダイオ
ード７ｈが１頃方向にバイアスされてＤＦＦ７ａの出力
Ｑ１がＯｖになり、偶数フィールド時にはダイオード７
ｈは逆方向にバイアスされる。
垂直同期信号遅延回路７において水平同期信号は抵抗７
Ｃ及びコンデンサ７ｄによって構成される移相回路によ
ってわずかにその位相が垂直同期信号よりも遅れ、この
水平同期信号はＤＦＦｙｂのクロックパルスとなる。Ｄ
ＦＦ７ｂには第２図（ｉ）に示すような水平同期信号の
クロックと、垂直同期信号とが入力され、このＤＦＦ７
ｂは水平同期信号の立ち上がりで垂直同期信号をラッチ
して水平同期信号に同期した垂直同期信号を出力する。
Ｃ及びコンデンサ７ｄによって構成される移相回路によ
ってわずかにその位相が垂直同期信号よりも遅れ、この
水平同期信号はＤＦＦｙｂのクロックパルスとなる。Ｄ
ＦＦ７ｂには第２図（ｉ）に示すような水平同期信号の
クロックと、垂直同期信号とが入力され、このＤＦＦ７
ｂは水平同期信号の立ち上がりで垂直同期信号をラッチ
して水平同期信号に同期した垂直同期信号を出力する。
従ってこの出力は第２図（ｉ）及び第２図□□□）に示
すように奇数フィールドと偶数フィールドでちょうど１
クロツク（水平同期信号の１周期）だけ時間的にずれて
シフトレジスタ７ａに入力される。シフトレジスタ７ａ
のクロックには水平同期信号が用いられ、ＤＦＦ７ｂの
出力（垂直同期信号）が入力されて遅延され、この遅延
量で画面の垂直位置が決定する。この遅延された垂直同
期信号はＱｌとして出力され、この出力Ｑ１は第２図α
）及び第２図に）に示すように奇数フィールドと偶数フ
ィールドでちょうど１クロツク（水平同期信号の１周期
）だけずれて垂直帰線信号として垂直帰線消去回路４に
入力される。また出力Ｑ１は抵抗７ｅとコンデンサ７ｆ
を通ってＯＲゲート７ｑの入力Ｂとなる。ここで奇数フ
ィールド時は前述した様にダイオード７ｈが順方向バイ
アスされるために第２図（ｒ）に示すように入力ＢはＯ
Ｖで一定となる。偶数フィールド時は第２図（８）に示
すように入力Ｂは立ち上がシの波形が鈍くなシ、この人
力Ｂは立ち上がりから十水平走査期間（＋Ｈ）だけ時間
が経過した時にスレッシュホールドレベル（＋Ｖ）、！
：なる。
すように奇数フィールドと偶数フィールドでちょうど１
クロツク（水平同期信号の１周期）だけ時間的にずれて
シフトレジスタ７ａに入力される。シフトレジスタ７ａ
のクロックには水平同期信号が用いられ、ＤＦＦ７ｂの
出力（垂直同期信号）が入力されて遅延され、この遅延
量で画面の垂直位置が決定する。この遅延された垂直同
期信号はＱｌとして出力され、この出力Ｑ１は第２図α
）及び第２図に）に示すように奇数フィールドと偶数フ
ィールドでちょうど１クロツク（水平同期信号の１周期
）だけずれて垂直帰線信号として垂直帰線消去回路４に
入力される。また出力Ｑ１は抵抗７ｅとコンデンサ７ｆ
を通ってＯＲゲート７ｑの入力Ｂとなる。ここで奇数フ
ィールド時は前述した様にダイオード７ｈが順方向バイ
アスされるために第２図（ｒ）に示すように入力ＢはＯ
Ｖで一定となる。偶数フィールド時は第２図（８）に示
すように入力Ｂは立ち上がシの波形が鈍くなシ、この人
力Ｂは立ち上がりから十水平走査期間（＋Ｈ）だけ時間
が経過した時にスレッシュホールドレベル（＋Ｖ）、！
：なる。
シフトレジスタ７ａは第２図（ロ）及び第２図（０）に
示すように出力Ｑ１ よシも１クロツクだけ遅れた出
力Ｑ２を出力し、この出力Ｑ２は第２図−）及び第２図
（ロ）に示すようにＯＲゲート７ｑの入力Ａとなる。Ｏ
Ｒゲート７ｑは出力Ｑ１ と出力Ｑ２の論理和を出力
するが、このＯＲゲート７ｑのゲートのスレッシュホー
ルドレベルモ他のＤＦＦのクロックと同様に＋Ｖである
から、偶数フィールド時には第２図（ｕ）に示すように
前述した第２図（８）の入力Ｂが＋Ｖとなった瞬間に出
力Ｃが生じる。ここで奇数フィールド時には入力Ｂが前
述したようにＯｖとなるため、第２図（ロ）に示した入
力Ａと同時に出力Ｃが生じる（第２図（１）参照）。こ
の出力Ｃは垂直偏向回路８に入力される。従って前述し
たＤＦＦ７ｂの出力は偶数フィールドと奇数フィールド
においてその立ち上がシの時期が第２図０）及び第２図
（ｋ）に示すように１クロツク（水平同期信号の１周期
）だけずれるが、最終的には第２図（１）及び第２図恒
）を比べてわかるように出力Ｃの立ち上がりの時間は奇
数フィールド時と偶数フィールド時で十水平走査期間（
＋Ｈ）だけずれる。こうして出力Ｃは垂直偏向回路２に
入力される。垂直偏向回路２は、出力Ｃと同期した偏向
電流を偏向コイル３に送って垂直偏向が行われる。
示すように出力Ｑ１ よシも１クロツクだけ遅れた出
力Ｑ２を出力し、この出力Ｑ２は第２図−）及び第２図
（ロ）に示すようにＯＲゲート７ｑの入力Ａとなる。Ｏ
Ｒゲート７ｑは出力Ｑ１ と出力Ｑ２の論理和を出力
するが、このＯＲゲート７ｑのゲートのスレッシュホー
ルドレベルモ他のＤＦＦのクロックと同様に＋Ｖである
から、偶数フィールド時には第２図（ｕ）に示すように
前述した第２図（８）の入力Ｂが＋Ｖとなった瞬間に出
力Ｃが生じる。ここで奇数フィールド時には入力Ｂが前
述したようにＯｖとなるため、第２図（ロ）に示した入
力Ａと同時に出力Ｃが生じる（第２図（１）参照）。こ
の出力Ｃは垂直偏向回路８に入力される。従って前述し
たＤＦＦ７ｂの出力は偶数フィールドと奇数フィールド
においてその立ち上がシの時期が第２図０）及び第２図
（ｋ）に示すように１クロツク（水平同期信号の１周期
）だけずれるが、最終的には第２図（１）及び第２図恒
）を比べてわかるように出力Ｃの立ち上がりの時間は奇
数フィールド時と偶数フィールド時で十水平走査期間（
＋Ｈ）だけずれる。こうして出力Ｃは垂直偏向回路２に
入力される。垂直偏向回路２は、出力Ｃと同期した偏向
電流を偏向コイル３に送って垂直偏向が行われる。
シフトレジスタ７ａの出力Ｑ１ は前述したように出力
Ｑ２よシ１クロック（水平同期信号の１周期）だけ時間
的に早く出方されて垂直帰線消去回路４に垂直帰線信号
として入力される。ビデオ信号反転回路５はビデオ信号
を反転するが、黒レベル以下（帰線期間中）のビデオ信
号はそのまま反転すると白い表示として画面に残ってし
まうのでこの白い表示は垂直帰線消去信号消去回路４の
出力によって黒レベル以下に落とされて帰線消去される
。従って帰線消去期間中のビデオ信号は確実に消去され
る。
Ｑ２よシ１クロック（水平同期信号の１周期）だけ時間
的に早く出方されて垂直帰線消去回路４に垂直帰線信号
として入力される。ビデオ信号反転回路５はビデオ信号
を反転するが、黒レベル以下（帰線期間中）のビデオ信
号はそのまま反転すると白い表示として画面に残ってし
まうのでこの白い表示は垂直帰線消去信号消去回路４の
出力によって黒レベル以下に落とされて帰線消去される
。従って帰線消去期間中のビデオ信号は確実に消去され
る。
以上のように本発明の垂直画面位置調整回路はＤＦ１７
ｂで水平同期信号に同期した垂直同期信号を出力し、シ
フトレジスタ７ａで水平同期信号に同期した垂直同期信
号を遅延させることによって垂直画面位置を決定してい
るので第４図に示すように画面の一部がとぎれた異常表
示になることはない。しかもシフトレジスタ７ａの出力
につぃては、出力Ｑ２が発生して垂直偏向回路２にＯＲ
ゲート７ｑの出力Ｃが入力されるよりもシフトレジスタ
７ａの１クロツク（水平同期信号の１周期）だけ時間的
に早く出力Ｑ１が垂直帰線消去回路４に入力されるので
、垂直帰線消去回路４の出力によるビデオ信号反転時の
帰線消去が垂直偏向よりも時間的に早く行われる。従っ
て垂直帰線期間中に確実に帰線消去がかかる。壕だ、Ｄ
ＦＦ７ｂで水平同期信号と垂直同期信号は同期するので
第２図（ｊ）及び（ｋ）に示すように奇数フィールド時
と偶数フィールド時におけるＤＦＦ７ｂの出力の立ち上
が９はちょうど１クロツクだけずれるが、抵抗７ｅ及び
コンデンサ７ｆによってＯＲゲートの出力Ｃの立ち上が
りは第２図（１）及び第２図（ｕ）に示すように奇数フ
ィールド時と偶数フィールド時においてちょうど十水平
走査期間だけずれるのでインターレース方式を採用して
も正確にビデオ信号の表示ができる。
ｂで水平同期信号に同期した垂直同期信号を出力し、シ
フトレジスタ７ａで水平同期信号に同期した垂直同期信
号を遅延させることによって垂直画面位置を決定してい
るので第４図に示すように画面の一部がとぎれた異常表
示になることはない。しかもシフトレジスタ７ａの出力
につぃては、出力Ｑ２が発生して垂直偏向回路２にＯＲ
ゲート７ｑの出力Ｃが入力されるよりもシフトレジスタ
７ａの１クロツク（水平同期信号の１周期）だけ時間的
に早く出力Ｑ１が垂直帰線消去回路４に入力されるので
、垂直帰線消去回路４の出力によるビデオ信号反転時の
帰線消去が垂直偏向よりも時間的に早く行われる。従っ
て垂直帰線期間中に確実に帰線消去がかかる。壕だ、Ｄ
ＦＦ７ｂで水平同期信号と垂直同期信号は同期するので
第２図（ｊ）及び（ｋ）に示すように奇数フィールド時
と偶数フィールド時におけるＤＦＦ７ｂの出力の立ち上
が９はちょうど１クロツクだけずれるが、抵抗７ｅ及び
コンデンサ７ｆによってＯＲゲートの出力Ｃの立ち上が
りは第２図（１）及び第２図（ｕ）に示すように奇数フ
ィールド時と偶数フィールド時においてちょうど十水平
走査期間だけずれるのでインターレース方式を採用して
も正確にビデオ信号の表示ができる。
発明の効果
以上のように本発明の垂直画面位置調整回路は、垂直同
期信号遅延回路が垂直同期信号を水平同期信号と同期さ
せて遅延させているので垂直同期信号が水平走査期間中
に入力されて帰線消去が行われることはなく、帰線消去
期間中に確実に帰線消去が行われる。また垂直同期信号
遅延回路は遅延された垂直同期信号よシも水平同期信号
の１周期だけ時間的に早い垂直同期信号を出力して帰線
消去を行うので、ビデオ信号を反転した時に生じる帰線
期間中の白い表示を遅延された垂直同期信号よシ早く確
実に消去できる。また本発明の垂直画面位置調整回路は
垂直同期信号が奇数フィールドである時と偶数フィール
ドである時とで異なる出力をとるフィールド検出回路を
備えているので垂直同期信号が偶数フィールドである場
合はフィールド検出回路の出力によって垂直同期信号遅
延回路において水平走査期間の１／２の期間だけ垂直同
期信号が遅延されてインターレース方式を行う場合にビ
デオ信号はフィールドに関係なく画面上に正しく表示さ
れる。
期信号遅延回路が垂直同期信号を水平同期信号と同期さ
せて遅延させているので垂直同期信号が水平走査期間中
に入力されて帰線消去が行われることはなく、帰線消去
期間中に確実に帰線消去が行われる。また垂直同期信号
遅延回路は遅延された垂直同期信号よシも水平同期信号
の１周期だけ時間的に早い垂直同期信号を出力して帰線
消去を行うので、ビデオ信号を反転した時に生じる帰線
期間中の白い表示を遅延された垂直同期信号よシ早く確
実に消去できる。また本発明の垂直画面位置調整回路は
垂直同期信号が奇数フィールドである時と偶数フィール
ドである時とで異なる出力をとるフィールド検出回路を
備えているので垂直同期信号が偶数フィールドである場
合はフィールド検出回路の出力によって垂直同期信号遅
延回路において水平走査期間の１／２の期間だけ垂直同
期信号が遅延されてインターレース方式を行う場合にビ
デオ信号はフィールドに関係なく画面上に正しく表示さ
れる。
第１図は本発明の一実施例の垂直画面位置調整回路のブ
ロック図、第２図は本発明の一実施例の垂直画面位置調
整回路のタイミングチャート、第３図は従来の垂直画面
位置調整回路のブロック図、第４図は従来の垂直画面位
置調整回路を使用した際の画面の異常表示を示す平面図
である。 ４・・・・・・垂直帰線消去回路、６・・・・・・フィ
ールド検出回路、７・・・・・・垂直同期信号遅延回路
、８・・・・・・垂直偏向回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 争ａ帰締消去ｉ路 フィーｌしト臀出０路 委ａ同ｗＦＩ信号曙篠ω路 １ ｍ １間 口 路 第２図 （ＣＪ’Ｍ閏−信号（１凰フー−ｆ−−一→←−−Ｔｈ
（０１出ｔｙＱｔ（ｆａ） 一−→←−−一「−−−
ロック図、第２図は本発明の一実施例の垂直画面位置調
整回路のタイミングチャート、第３図は従来の垂直画面
位置調整回路のブロック図、第４図は従来の垂直画面位
置調整回路を使用した際の画面の異常表示を示す平面図
である。 ４・・・・・・垂直帰線消去回路、６・・・・・・フィ
ールド検出回路、７・・・・・・垂直同期信号遅延回路
、８・・・・・・垂直偏向回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 争ａ帰締消去ｉ路 フィーｌしト臀出０路 委ａ同ｗＦＩ信号曙篠ω路 １ ｍ １間 口 路 第２図 （ＣＪ’Ｍ閏−信号（１凰フー−ｆ−−一→←−−Ｔｈ
（０１出ｔｙＱｔ（ｆａ） 一−→←−−一「−−−
Claims (1)
- 垂直同期信号が奇数フィールドであるか偶数フィールド
であるかを検出し、前記垂直同期信号が前記奇数フィー
ルドである時と前記偶数フィールドである時とで異なる
出力をとるフィールド検出回路と、前記垂直同期信号及
び前記フィールド検出回路の出力が入力され、前記垂直
同期信号を水平同期信号に同期して遅延させる垂直同期
信号遅延回路とを備え、前記垂直同期信号遅延回路は前
記偶数フィールド時には水平走査期間の１／２の期間だ
け前記垂直同期信号を遅延して垂直偏向回路に印加し、
遅延した前記垂直同期信号より前記水平同期信号の１周
期分だけ時間的に早い垂直同期信号を出力することを特
徴とする垂直画面位置調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137820A JPH0435366A (ja) | 1990-05-28 | 1990-05-28 | 垂直画面位置調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137820A JPH0435366A (ja) | 1990-05-28 | 1990-05-28 | 垂直画面位置調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0435366A true JPH0435366A (ja) | 1992-02-06 |
Family
ID=15207614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2137820A Pending JPH0435366A (ja) | 1990-05-28 | 1990-05-28 | 垂直画面位置調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0435366A (ja) |
-
1990
- 1990-05-28 JP JP2137820A patent/JPH0435366A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004826B1 (ko) | 플라즈마 디스플레이 컨트롤러 시스템 | |
| US5057928A (en) | Drive apparatus for liquid crystal display device utilizing a field discriminating apparatus | |
| KR100637821B1 (ko) | 액정 표시 제어 장치 | |
| KR940002290B1 (ko) | 평판형 화상 표시장치 | |
| KR19980081501A (ko) | 액정 디스플레이 패널의 제어기와 제어 방법 및 액정디스플레이 장치 | |
| EP0366124A1 (en) | Field discrimination circuit | |
| US4608602A (en) | Circuit for generating a control signal for the field deflection in a picture display device | |
| US7230615B2 (en) | Method and apparatus for coordinating horizontal and vertical synchronization signals | |
| JP4017335B2 (ja) | 映像信号の有効期間検出回路 | |
| US6593918B2 (en) | Matrix-type panel driving circuit and method and liquid crystal display device | |
| JPH0435366A (ja) | 垂直画面位置調整回路 | |
| KR100272273B1 (ko) | 동기 신호 검출 회로 및 방법 | |
| US4679080A (en) | Field blanking pulse modifier | |
| JPH0787391A (ja) | 信号波形表示装置及び表示方法 | |
| KR100226814B1 (ko) | 액정 표시장치의 구동방법 | |
| EP0961491A2 (en) | A signal processing apparatus for setting up vertical blanking signal of television set | |
| US6226044B1 (en) | Field synchronization system and technique | |
| JPH07181921A (ja) | 同期タイミング回路 | |
| JP3263415B2 (ja) | 液晶表示装置 | |
| JPH0313178A (ja) | 垂直ブランキング信号発生回路 | |
| KR960004815B1 (ko) | 모니터의 자막 떨림 방지 회로 | |
| KR0166758B1 (ko) | Vga영상신호를 액정패널에 표시하는 방법 및 장치 | |
| JPH0128948B2 (ja) | ||
| JPS63114491A (ja) | ビデオプリンタ用信号処理装置 | |
| JPS594046B2 (ja) | ライトペンの視野位置検出装置 |