JPH0435523A - 基準電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は基準電圧発生回路に関し、特に、バンドギャッ
プリファレンス型の基準電圧発生回路に関する。

［従来の技術］ 第５図は従来の基準電圧発生回路を示す回路図である。

第５図に示すように、同一サイズの１対のｐ型ＭＯ８）
ランジスタＭＰ、、ＭＰ２は、そのゲートが相互に接続
され、そのソースが電源ＶＯＯに接続されている。一方
、エミッタ面積が相互に異なるｐｎｐトランジスタＱＰ
、、ＱＰ２　（エミッタ面積：　Ｑ　Ｐ　１＞　Ｑ　Ｐ
　２　）は、そのベースがバイアス電源ＶＢに共通接続
され、そのコレクタが接地ＧＮＤに接続されている。そ
して、ｐｎｐトランジスタＱＰ工、ＱＰ２のエミッタは
、夫々抵抗Ｒ，，Ｒ２及び抵抗Ｒ３を介してｐ型ＭＯ８
）ランジスタＭＰ１．ＭＰ２のドレインに接続されてい
る。オペアンプＡ１は電源ＶＤＤと接地ＧＮＤとの間に
設けられていて、その負入力が抵抗Ｒ３とトランジスタ
ＭＰ２のドレインとの間に接続され、その正入力が抵抗
Ｒ１と抵抗Ｒ２との間に接続され、その出力がトランジ
スタＭＰ、、ＭＰａの共通ゲートに帰還されている。出
力端子ＯＵＴは抵抗Ｒ２とトランジスタＭＰ、のドレイ
ンとの間に接続されている。

このように構成される基準電圧発生回路においては、オ
ペアンプＡ１の出力をトランジスタＭＰ、、ＭＰ、のゲ
ートに帰還することにより、安定状態においてバイアス
電源ＶＢと出力端子ＯＵＴとの間の基準電圧Ｖ　ＲＥＦ
が温度及び電源電圧の変化に対して略一定に保たれると
いう特性を示す。このような特性は、トランジスタＱＰ
Ｉ。

Ｑ　Ｐ　２に等しい電流を流したときに、トランジスタ
ＱＰ、のエミッタ・ベース間電圧ＶＢＥＩとトランジス
タＱＰ２のエミッタ・ベース間電圧Ｖ　ＢＥ□との関係
がＶＢＥＩ　＞　ＶＥＲ２となることにより安定する。

しかしながら、この場合、電源投入時にはトランジスタ
ＱＰＩ　、ＱＰ２に等しい電流が流れに（い。これによ
り、トランジスタＱＰＱの電流が小さくなり、オペアン
プＡ１の負入力が正入力に対して低い電圧になって正帰
還がかかると、トランジスタＱ　Ｐ　２は電流が増々流
れにく（なる。

そうすると、出力端子ＯＵＴにおける出力電圧がある特
定の電圧に固定され、基準電圧発生回路としての機能を
果たさなくなってしまう。そこで、このような欠点を改
善した基準電圧発生回路が提案されている。

第６図は従来の基準電圧発生回路（破線にて示す基準電
圧発生部１１）にスタートアップ回路２を付加したもの
である。

スタートアップ回路２は、以下のように構成されている
。ｐ型ＭｏＳトランジスタＭ　Ｐ　３　。

ＭＰ４は、そのソースがトランジスタＭ　Ｐ　ｓ　−Ｍ
Ｐ２のソースに共通接続され、そのドレインが夫々トラ
ンジスタＱＰＩ　、ＱＰ２のエミッタに接続されている
。そして、トランジスタＭＰ３　。

Ｍ　Ｐ　４のゲートは、バイアス電源ｖＩＩＴに共通接
続され、一定のバイアス電圧が印加されている。

なお、基準電圧発生部１１は、抵抗Ｒ１乃至Ｒ３の配置
が第５図とは異なる。

このように構成される基準電圧発生回路においては、電
圧投入時にオペアンプＡｉの帰還がかかる前に、スター
トアップ回路２からトランジスタＱＰ□、ＱＰ２に略等
しい定電流を供給することにより、ＶＢ□〉Ｖ□２とな
るようにしである。

そして、スタートアップ回路２から供給される定電流を
ある程度小さくすることにより、電源投入時の基準電圧
ＶＲ□の安定性が良く、且つ温度及び電源電圧の変動に
対する基準電圧Ｖ　ＲｌＦの安定性が優れた基準電圧発
生回路を構成している。

［発明が解決しようとする課題］ しかしながら、上述した従来の基準電圧発生回路では、
電源投入時の安定性を高めるために付加したスタートア
ップ回路２が、安定状態になった後においても、常時、
電流を流し続けているため、消費電力が増大してしまう
という問題点がある。

また、スタートアップ回路２を構成するトランジスタＭ
　Ｐ　３２Ｍ　Ｐ　４の素子のバラツキが出力端子ＯＵ
Ｔにおける基準電圧ｖＲＥＦの電圧値のバラツキに直接
影響を与えるという問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
電源投入時における基準電圧の安定性を向上させること
ができると共に、消費電力を低減することができ、基準
電圧のバラツキを低減することができる基準電圧発生回
路を提供することを目的とする。

［課題を解決するための手段］ 本発明に係る基準電圧発生回路は、エミッタ面積が相互
に異なる１対のバイポーラトランジスタと、この各バイ
ポーラトランジスタのエミッタ電流を電圧に変換する抵
抗と、この電圧を相互に比較するオペアンプと、そのゲ
ートに前記オペアンプの出力を帰還して前記各バイポー
ラトランジスタに定電流を供給する１対のＭＯＳ）ラン
ジスタとを有する基準電圧発生回路において、電源投入
時にパルス信号を出力するパワーオンリセット回路と、
このパワーオンリセット回路の前記パルス信号に応じて
前記各バイポーラトランジスタのエミッタに定電流を供
給するスタートアップ回路とを具備することを特徴とす
る。

［作用コ 本発明においては、エミッタ面積が相互に異なる１対の
バイポーラトランジスタに等しい電流を流し、これらの
バイポーラトランジスタに定電流を供給する１対のＭＯ
Ｓ）ランジスタのゲートにオペアンプの出力を帰還する
ことにより、前記バイポーラトランジスタのバイアス電
源と前記ＭＯＳトランジスタのドレインとの間に発生す
る基準電圧が、温度及び電源電圧の変化による影響を受
けず、略一定に保たれる。この場合、電源投入時におい
てオペアンプの出力が帰還されないため、前記１対のバ
イポーラトランジスタには等しい電流が流れにくい。而
して、スタートアップ回路は、電源投入時にパワーオン
リセット回路から出力されるパルス信号に応じて、前記
１対のバイポーラトランジスタに定電流を供給する。こ
れにより、電源投入時における基準電圧の安定性を向上
させることができる。

本発明によれば、電源投入時にのみパワーオンリセット
回路から供給されるパルス信号によりスタートアップ回
路が動作するため、それ以降の安定状態においては、前
記パワーオンリセット回路及び前記スタートアップ回路
をＯＦＦ状態にすることができる。従って、消費電力を
著しく低減することができる。また、パワーオンリセッ
ト回路及びスタートアップ回路を構成するトランジスタ
の素子にバラツキがあっても、安定状態においては、こ
のバラツキが基準電圧に直接影響を与えることはない。

［実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は本発明の第１の実施例に係る基準電圧発生回路
を示す回路図である。

基準電圧発生部１０は、以下のように構成されている。

エミッタ面積が相互に異なるｎｌ）ｎ）ランジスタＱＮ
Ｉ　、ＱＮＱ　　（エミッタ面積：　ＱＮ。

＞ＱＮ２）は、そのベースがバイアス電源ＶＢに共通接
続され、そのコレクタが電源ＶＤＤに接続されている。

一方、１対のｎ型ＭＯ８）ランジスタＭＮ、、ＭＮ２は
、そのゲートが相互に接続され、そのソースが接地ＧＮ
Ｄに接続されている。そして、ｎ型ＭＯ８）ランジスタ
ＭＮ、、ＭＮＱのドレインは、夫々抵抗Ｒ１，Ｒ２及び
抵抗Ｒ３を介してｎｐｎ）ランジスタＱ　Ｎ　ｔ　、Ｑ
　Ｎｔのエミッタに接続されている。オペアンプＡ、は
電源ｖｆ、Ｄと接地ＧＮＤとの間に設けられていて、そ
の負入力が抵抗Ｒ１と抵抗Ｒ２との間に接続され、その
正入力が抵抗Ｒ３とトランジスタＱ　Ｎ　２のエミッタ
との間に接続され、その出力がトランジスタＭ　Ｎ　ｓ
　−Ｍ　Ｎ　ｔの共通ゲートに帰還されている。

出力端子ＯＵＴは抵抗Ｒ８とトランジスタＭＮ。

のドレインとの間に接続されている。このようにして、
トランジスタＭＮ、、ＭＮ２の共通ゲートに負帰還をか
けることにより、トランジスタＭＮ、（又はＭＮ２）の
ドレインに接続される出力端子ＯＵＴから取り出す電圧
値が、トランジスタＱＮ、、ＱＮＱのベース印加電圧に
対して一定となるように構成されている。

スタートアップ回路２は、パワーオンリセット回路１の
出力により制御され、その２つの出力端が夫々トランジ
スタＱＮ、、ＱＮ２のエミッタに接続されている。パワ
ーオンリセット回路１は電源投入時にのみ１発のパルス
信号を発生させ、電源投入後においてはスタンバイ状態
を保持するようになっている。スタートアップ回路２は
、電源投入時にパワーオンリセット回路１から入力され
るパルス信号により動作し、トランジスタＱＮ、。

Ｑ　Ｎ　２に略等しい電流を供給する。このため、基準
電圧発生部１０は、スタートアップ回路２から供給され
る定電流により動作し始め、安定状態に到達する。

本実施例によれば、電源投入時にのみパワーオンリセッ
ト回路１から供給されるパルス信号によりスタートアッ
プ回路２が動作するため、電源投入後の安定状態におい
ては、パワーオンリセット回路１及びスタートアップ回
路２をスタンバイ状態にすることができる。従って、消
費電力を著しく低減することができ、特に、０Ｍ０８回
路により構成される場合、その消費電流をリーク電流と
同程度にまで削減することができる。また、パワ−オン
リセット回路１及びスタートアップ回路２を構成するト
ランジスタの素子にバラツキがあっても、安定状態にお
いては、このバラツキが出力端子ＯＵＴにおける基準電
圧ＶＲＥＦに直接影譬を与えることはない。

第２図は本発明の第２の実施例に係る基準電圧発生回路
を示す回路図である。本実施例は第６図に示す従来例回
路にパワーオンリセット回路を付加し、このパワ・−・
オンリセラ！・回路によりスタートアップ回路を制御す
るものであるため、同一・物には同一符号を付してその
部分の詳細な説明は省略する。

本実施例は、第１の実施例におけるｎｌ）ｎ　）ランジ
スタＱＮ！　、ＯＮ２及びｎ型ＭＯ８）ランジスタＭＮ
、、ＭＮ２の替わりに夫々Ｉ）　ｎ　Ｉ）　ｌ−ランジ
スクＱＰ、、ＱＰ２及びｐ型ＭＯ８）ランジスタＭＰｉ
、ＭＰ２を使用し、電源Ｖｎｏと接地ＧＮＤとの関係を
入れ替えることにより基準電圧発生部１１を構成してい
る。このため、出力端子ＯＵＴの極性を第１の実施例と
は逆にすることができる。なお、この場合、パワ・−オ
ンリセット回路１及びスタートアップ回路２の極性も第
１の実施例の逆にすることにより、第１の実施例と同様
の効果が得られる。

第３図は本発明の第３の実施例に係る基準電圧発生回路
を示す回路図である。本実施例は第２図に示す第２の実
施例を更に具体化１、て示したものである、 基準電圧発生部１２は、第２図における基準電圧発生部
ｊ１に加えてｐ型ＭＯ８）ランジスタＭＰ５　、ＭＰＢ
及びダイオードＱＰ３．ＱＰ４が使用されている。トラ
ンジスタＭＰ、、ＭＰ６は、そのゲートが相互に接続さ
れ、そのソースが電源ＶＤｒ）に接続され、そのドレイ
ンが夫々ダイオードＱＰｓ、ＱＰ４を介して接地ＧＮＤ
に接続されている。また、トランジスタＭＰ、、ＭＰ２
と同様にして、トランジスタＭＰａ　１ＭＰｅの共通ゲ
ートにはメベ了ンプＡ１の出力が帰還されている。

そして、トランジスタＱＰ、、ＱＰ２のベースは相互に
分離されていて、夫々ダイオードＱＰ、。

ＱＰ４のプノード側に接続されている。このようにトラ
ンジスタＱＰｉ　、ＱＰ２のバイアス電圧はオペアンプ
Ａ１の帰還出力に応じて電源ＶＤＤから供給されるため
、出力端子ＯＵＴにおける基準電圧■Ｒイは接地ＧＮＤ
に対して所定の電圧値を発生するごとができると共に、
オペアンプＡ＋の正負入力の電圧値を大きくすることに
よりオペアンプＡ、の安定動作を保持することができる
。

一方、スタートアップ回路２は、以下のように構成され
ている。ｐ型ＭＯ８）ランジスタＭＰ３゜ＭＰ４は、そ
のゲートが相互に接続され、そのソースが電源ＶＤＤに
接続され、そのドレインが夫々トランジスタＱＰ１．Ｑ
Ｐ２のエミッタに接続されている。ｐ型ＭＯ８）ランジ
スタＭＰ７゜ＭＰ、は、そのゲートが相互に接続され、
そのソースが電源■ＤＤに接続され８そのドレインが夫
々ダイオードＱＰ３．ＱＰ、のアノ・−ドに接続されて
いる。ま六゛、トランジスタＭＰ３　、ＭＰ、。

ＭＰ、、ＭＰ８は、そのゲー　トに夫々パワーオンリセ
ット回路１の出力信号が供給されていて、この信号のＯ
Ｎ又はＯＦＦにより制御されるようになっている。

パワーオンリセット回路１は、以下のように構成されて
いる。電源ＶＤＤによりプルアップされた２種類のｎ型
ＭＯ８Ｉ−ランジスタＭＮ！Ｉ　、ＭＮ４は、接地ＧＮ
Ｄに順次縦続接続されている。トランジスタＭＮ４．Ｍ
Ｎ、のドレイン間と接地ＧＮＤとの間には容Ｉ　Ｃ２が
接続されている。また、トランジスタＭＮ４のソースと
電源ＶＤ＋）との間には容量ＣＩが接続されている。ｎ
型ＭＯ８）ランジスタＭ　Ｎ　３及びｐ型ＭＯ３）ラン
ジスタＭＰ。

は電源ＶＤＤと接地ＧＮＤとの間に相補対接続されてお
り、インバータ回路を構成する。このｌ・ランジスタＭ
　Ｎ　３．　Ｍ　Ｐ　ｅは、そのゲートがトランジスタ
ＭＮ４のソースに共通接続され、双方のドレイン間から
スタートアップ回路２に出力信号を供給する。

本実施例によれば、パワーオンリセット回路１において
、電源投入時に容量Ｃ１に瞬時に充電された電荷がトラ
ンジスタＭＮ４　、ＭＮ、を及び容量Ｃ２により徐々に
放電される。先ず、充電時には、トランジスタＭＮ　３
１ＭＰｓからなるインバータ回路はそのゲート入力がス
レッシロルド電圧を超えるため、その出力信号をロウレ
ベルに引き下げる。このため、トランジスタＭＰ３−　
ＭＰ４　。

Ｍ　Ｐ　？　９Ｍ　Ｐ　ａは、そのドレイン電流が流れ
始め、基準電圧発生部１２に定電流を供給する。次いで
、放電時には、トランジスタＭＮ３．ＭＰｓからなるイ
ンバータ回路はそのゲート入力がスレッショルド電圧を
再び横切るため、その出力信号をハイレベルに引き上げ
る。このため、トランジスタＭＰ３　、ＭＰ４　、ＭＰ
７．ＭＰｓは、ＯＦＦ状態になり、基準電圧発生部１２
への定電流の供給を中止する。このようにして、電源投
入時においては、パワーオンリセット回路１により制御
されるスタートアップ回路２から基準電圧発生部１２へ
定電流が供給される。また、それ以降の安定状態におい
ては、パワーオンリセット回路１及びスタートアップ回
路２はスタンバイ状態に−なる。

第４図は第３図に示す基準電圧発生回路の信号波形図で
ある。なお、ａ点及びｂ点は夫々インバータ回路（トラ
ンジスタＭＮ３．ＭＰｅ　）の入力端及び出力端の任意
点を示す。

この第４図に示すように、電源（ｖｆ、Ｄ）を投入する
と、ａ点は容量Ｃ１のチャージによりハイレベルに達し
た後に、ディスチャージされて徐々にロウレベルに下が
る。このとき、ｂ点（パワーオンリセット回路１の出力
点）はインバータ回路のスレッシロルド電圧に応じてロ
ウレベルになる。

従って、この期間、トランジスタＭＰ３　、ＭＰ４゜Ｍ
Ｐ７　、ＭＰ、のドレイン電流が流れ、基準電圧発生部
１２におけるオペアンプＡ１による帰還が負帰還となる
ため、出力端子ＯＵＴの出力波形は基準電圧ＶＲＥアに
て安定しやすくなる。

［発明の効果］ 以上説明したように本発明によれば、電源投入時にパワ
ーオンリセット回路からパルス信号を出力し、このパル
ス信号に応じてスタートアップ回路を動作させるから、
電源投入時における基準電圧の安定性を向上させること
ができる。また、電源投入後の安定状態においては、前
記パワーオンリセット回路及び前記スタートアップ回路
はＯＦＦ状態になるから、消費電力を著しく低減するこ
とができると共に、パワーオンリセット回路及びスター
トアップ回路の素子のバラツキが基準電圧に影響を与え
ることがなく、基準電圧のバラツキを低減することがで
きる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係る基準電圧発生回路
を示す回路図、第２図は本発明の第２の実施例に係る基
準電圧発生回路を示す回路図、第３図は本発明の第３の
実施例に係る基準電圧発生回路を示す回路図、第４図は
その信号波形図、第５図は従来の基準電圧発生回路を示
す回路図、第６図は従来のその他の基準電圧発生回路を
示す回路図である。

Claims (1)

【特許請求の範囲】
1. （１）エミッタ面積が相互に異なる１対のバイポーラト
   ランジスタと、この各バイポーラトランジスタのエミッ
   タ電流を電圧に変換する抵抗と、この電圧を相互に比較
   するオペアンプと、そのゲートに前記オペアンプの出力
   を帰還して前記各バイポーラトランジスタに定電流を供
   給する１対のＭＯＳトランジスタとを有する基準電圧発
   生回路において、電源投入時にパルス信号を出力するパ
   ワーオンリセット回路と、このパワーオンリセット回路
   の前記パルス信号に応じて前記各バイポーラトランジス
   タのエミッタに定電流を供給するスタートアップ回路と
   を具備することを特徴とする基準電圧発生回路。