JPH04356798A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マイクロコンピュー
タに関するものである。

【０００２】

【従来の技術】図３は、従来のＥＰＲＯＭ内蔵のマイク
ロコンピュータのブロック図、図４は従来のアドレスイ
ンクリメントカウンタが付いたＥＰＲＯＭ内蔵マイクロ
コンピュータのブロック図である。図において、（１）
　はマイクロコンピュータの内部ブロック、（２）　は
ＲＯＭ部であり、デコーダやセレクタ等の制御部を含め
た総称とする。（３）　はアドレス入力回路、（４）　
はデータ入出力回路、（５）　はアドレス入力端子、（
６）　は　　データ入出力端子、（１４）はアドレス制
御信号、（１５）はアドレスインクリメントカウンタで
ある。

【０００３】次に動作の説明を図３，図４に分けて行う
。まず、図３について説明する。マイクロコンピュータ
に内蔵されているＥＰＲＯＭにデータを読み出し・書き
込みする場合は、まず読み出す又は書き込むアドレスを
並列にアドレス入力回路（３）に入力する。このときに
並列入力したアドレスの本数をｘ本とする。次に入力さ
れたアドレスは、並列にＲＯＭ部（２）　に入力される
。そして読み出しの場合、入力したアドレスによってＲ
ＯＭ部（２）　内部のメモリ領域が選択され、そのデー
タがデータ入出力回路（４）　を経て出力される。また
、書き込みの場合選択されたメモリ領域に、データ入出
力回路（４）　から並列に入力されたデータが書き込ま
れる。このときに、並列に入力されるデータの本数をｙ
本とする。

【０００４】次に、図４について説明する。データの入
出力については、図３と同様であるため説明を省略する
。アドレスを指定する場合、アドレスインクリメントカ
ウンタ（１５）があるため、図３のように外部よりアド
レスをｘ本入力するのではなく、読み出し又は書き込み
の場合アドレス制御信号（１４）をアドレス入力回路（
３）　に入力することによって、この信号がアドレスイ
ンクリメントカウンタ（１５）に入力され、アドレスの
指定を０から順次行う。

【０００５】

【発明が解決しようとする課題】従来のＥＰＲＯＭ内蔵
マイクロコンピュータは以上のように構成されているの
で、図３のマイクロコンピュータで読み出し又は書き込
みする場合のアドレスの指定は、上記のように並列でア
ドレス入力回路に入力するためアドレスｘ本分入力端子
が必要となり、少ピンマイクロコンピュータの開発の際
、外部端子が多くなるという問題点があった。また図４
のように、アドレス指定のための入力端子を１本化して
ＲＯＭ部にアドレスインクリメントカウンタを使用する
方法では、ランダムな読み出し又は書き込みができない
。また、アドレスインクリメントカウンタを付加するこ
とにより、内部回路が大きくなるという問題点があった
。

【０００６】この発明は、上記のような問題点を解消す
るためになされたもので、書き込み・読み出しのための
アドレス入力端子を減らすことと、アドレス入力のため
の付加回路を小さくすることで、ＥＰＲＯＭ内蔵マイク
ロコンピュータの少ピン化及び小チップ化した半導体集
積回路を得ることを目的とする。

【０００７】

【課題を解決するための手段】この発明に係るアドレス
指定方法は、Ａ／Ｄ変換器を用いてアドレスをアナログ
値で入力することによって、マイクロコンピュータの外
部端子を削減できるようにしたものである。

【０００８】

【作用】この発明によれば、Ａ／Ｄ変換を用いることに
より、読み出し又は書き込みの場合アドレスを１本の端
子よりランダムに入力でき、Ａ／Ｄ変換器付きのＥＰＲ
ＯＭ内蔵マイクロコンピュータであれば、付加回路に大
きなスペースを必要としないため少ピン化・小チップ化
ができる。

【０００９】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１はＡ／Ｄ変換機能を持つＥＰＲＯＭ内蔵マイ
クロコンピュータのブロック図である。図において、（
１），（２），（３），（４），（５），（６）　は図
３の従来例における（１），（２），（３），（４），
（５），（６）　と同等であるので説明を省略する。（
７）　はＡ／Ｄスタート信号を入力する信号入力端子、
（８）　はＡ／Ｄ終了フラグを出力するフラグ出力端子
、（９）　はＡ／Ｄ変換部、（１０）はアドレス変換部
である。またｘはアドレスの本数、ｙはデータの本数を
示す。

【００１０】図１に示したアドレス変換部（１０）詳細
を図２に示す。図において、（３），（５），（８），
（１０）は図１に示した（３），（５），（８），（１
０）と同等であるので説明を省略する。 （１１）はＡ／Ｄ変換部（９）　の制御部、（１２）は
Ａ／Ｄ変換器で、変換したディジタル値を格納しておく
役割を持つＡ／Ｄレジスタ等を含めた総称とする。（１
３）はディジタル変換されたアドレスをＲＯＭ部（２）
　に出力するためのアドレスラッチ回路である。

【００１１】次に、動作説明をする。まず、ＥＰＲＯＭ
内蔵マイクロコンピュータをＥＰＲＯＭ動作状態に設定
する。そして、読み出し又は書き込みするメモリ領域の
アドレスをアナログ値でアドレス入力端子（５）　より
アドレス入力回路（３）　に入力する。アドレスを入力
した後、マイクロコンピュータ外部より信号入力端子（
７）　にＡ／Ｄスタート信号を入力すると、図２の制御
部（１１）がそれを受信する。このときに下表に示すご
とくＡ／Ｄ終了フラグがセット状態であれば、制御部（
１１）よりＡ／Ｄ変換スタート命令が出力され、同時に
制御部（１１）からＡ／Ｄ終了フラグをリセットする。

【００１２】

【表１】

【００１３】この命令を受信したＡ／Ｄ変換器（１２）
は、アドレス入力回路（３）　より入力されたアナログ
値をディジタル値に変換する。Ａ／Ｄ変換が終了すると
、変換されたディジタル値はアドレスラッチ回路（１３
）に格納される。次に、アドレスラッチ回路（１３）か
ら制御部（１１）にアドレス格納完了信号を送信し、こ
れを受信した制御部（１１）は、フラグ出力端子（８）
　にＡ／Ｄ終了フラグをセットする。フラグ出力端子（
８）　にＡ／Ｄ終了フラグがセットされると、アドレス
ラッチ回路（１３）に格納されているアドレスがＲＯＭ
部（２）　に出力れ、フラグ出力端子（８）　にＡ／Ｄ
終了フラグがリセットされるまで出力し続ける。

【００１４】仮にＡ／Ｄ変換中にアドレス入力端子（５
）　より別のアドレス値と信号入力端子（７）　にＡ／
Ｄスタート信号が入力されても、フラグ出力端子（８）
　のＡ／Ｄ終了フラグはリセット状態であるので、この
信号は認識されない。なお、アドレス入力と同様にフラ
グ出力端子（８）　のＡ／Ｄ終了フラグをトリガとして
データ入出力が制御されている。

【００１５】実施例２．なお、上記実施例に対して内蔵
ＥＰＲＯＭが拡張されてアドレスが増えた場合、Ａ／Ｄ
の分解能を上げることによって、上記実施例と同様の効
果を奏する。

【００１６】実施例３．また、実施例１に対して内蔵Ｅ
ＰＲＯＭが拡張されてアドレス入力が増えた場合、実施
例２ではＡ／Ｄの分解能を上げることによって行ったが
、アドレス入力の増加分だけアドレス入力ポートを増加
させることによって、実施例１と同様の効果を奏する。

【００１７】

【発明の効果】以上のように、この発明によればアドレ
ス入力に必要な入力端子が１つになり、２０ピンクラス
の少ピンＥＰＲＯＭ内蔵マイクロコンピュータの開発が
できる効果がある。

【図面の簡単な説明】

【図１】この発明に係る半導体集積回路の一実施例によ
るＥＰＲＯＭ内蔵マイクロコンピュータのブロック図で
ある。

【図２】図１に示したアドレス変換部の詳細を示すブロ
ック図である。

【図３】従来のＥＰＲＯＭ内蔵マイクロコンピュータの
ブロック図である。

【図４】従来のＥＰＲＯＭ内蔵マイクロコンピュータ（
アドレスインクリメントカウンタ付き）のブロック図で
ある。

【符号の説明】

１　　マイクロコンピュータの内部ブロック２　　ＲＯ
Ｍ部 ３　　アドレス入力回路 ４　　データ入出力回路 ５　　アドレス入力端子 ６　　データ入出力端子 ７　　信号入力端子 ８　　フラグ出力端子 ９　　Ａ／Ｄ変換部 １０　　アドレス変換部 １１　　制御部 １２　　Ａ／Ｄ変換器 １３　　アドレスラッチ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ＥＰＲＯＭ内蔵のマイクロコンピュー
   タのアドレス入力をＡ／Ｄ変換器で行うことにより、ア
   ドレス入力端子の削減ができることを特徴とする半導体
   集積回路