JPS6124087A - アナログメモリ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は１チップの集積回路として実現される電気的ア
ナログメモリに関する。

（従来技術とその問題点） 画像信号や音声信号の処理を行なう装置等では実時間で
実行できない処理を行なう場合にアナログ量を記憶する
必要が生じる。

しかし、アナログ量を記憶するアナログメモリとして実
用化されているものは、画像蓄積管や磁気テープ等非電
気的なものばかシであり、電気回路の中に組み入れて使
用しにくい。このため、アナログ量を電気的に記憶する
ためには、電荷転送素子等を利用したアナログ遅延素子
が代用されるが、ごく短時間の記憶しかできず、装置を
構成するうえでの大きな制限となってきた。

（発明の目的） 本発明は以上のことに鑑み、長時間の記憶時間を持ち、
使用方法も簡単な、ｌチップの集積回路として実現でき
る電気的アナログメモリ回路を提供することを目的とす
る。

（発明の構成） 本発明によればＡＤ変換器と、データ入力端子が前記Ａ
Ｄ変変換換器出力に接続された第１のランダムアクセス
メモリ（以下ＲＡＭと称する）と、入力端子が前記第１
のＲＡＭのデータ出力端子に接続されたＤＡ変換器と、
前記第１のＲＡＭにデータを書き込む際に、前記第１の
ＲＡＭのデータの書き込まれていない領域の最初のアド
レスを示す第１のアドレス値から始まる連続して変化す
るアドレス信号を前記第１のＲＡＭのアドレス入力端子
に加えるアドレス発生回路と、前記第１のＲＡＭにデー
タを書き込む際に、前記第１のアドレス値と書き込みが
終了した第２のアドレス値を書き込む第２のＲＡＭを１
チップに塔載したことを特徴とするアナログメモリ回路
が得られる。

（本発明の概要） 本発明は、近年の集積回路の高集積性を利用して、アナ
ログ信号とディジタル信号の相互変換回路と、ディジタ
ルメモリを組み合わせ、アドレス発生回路と称する制御
回路と、ディジタルメモリ上の書き込み位置を記・憶す
るもう１つのディジタルメモリと共に１チップの集積回
路上に塔載するものである。

外部からアドレス発生回路に対し書き込みを指示する制
御信号を印加すると、アドレス発生回路が、アナログ信
号をディジタル信号に変換しディジタルメモリの使用さ
れていない領域に書き込むように制御信号を発生する。

同時に、書き込み位置は第２のディジタルメモリに記憶
される。また、外部からアドレス発生回路に対し読み出
しを指示する制御信号と何番目に書き込んだデータであ
るかを指示する信号を印加すると、アドレス発生回路は
第２のディジタルメモリに記憶されている書き込み位置
を読み取シ、その位置に記憶されているディジタル信号
をアナログ信号に変換して出力するよう制御信号を発生
する。

このようにして外部からみた時は電気的アナログメモリ
素子として動作する。

（実施例） 以下本発明を、１実施例を表わす第１図を使用して説明
する。

第１図に於て、１はＡＤ変換回路であシ、２はＲＡＭで
あシ、３はＤＡ変換回路であシ、４はアドレス発生回路
である。ＡＤ変換回路１の入力はアナログ入力端子５に
接続されておシ出力はＲＡＭ２のデータ入力線６に接続
されている。ＤＡ変換回路３の入力はＲＡＭ２のデータ
出力線７に接続され出力はアナログ出力端子８に接続さ
れている。

アドレス発生回路４は信号線１２を通してアドレス信号
をＲＡＭ２のアドレス入方線に加える。

またアドレス発生回路４は変換開始信号を信号線９を通
してＡＤ変換回路１に加え、また信号線１０を通してＡ
Ｄ変換回路１から変換終了信号を受ける。また、アドレ
ス発生回路４は信号線１１を通して書き込み可能信号を
ＲＡＭ２に加え、また信号＃１３を通して出力可能信号
をＤＡ変換回路３に加える。またアドレス発生回路４は
ＲＡＭ１８のデータ入力線１９に接続され、データ出力
線２２に接続されている。またアドレス発生回路４はＲ
ＡＭ１８に信号線２ｏを通して書き込み可能信号を加え
、信号線２１を通してアドレス信号を加える。

第１図の回路は次のように動作する。アドレス発生回路
は内部に２つのアドレス・レジスタを持ち、それぞれＲ
ＡＭ２及びＲＡＭ１８の現在書き込み可能な最初のアド
レス位置がセットされている。

データ書き込み時には書き込み制御端子１４に書き込み
信号を加える。アドレス発生回路はＲＡＭ２に対応する
アドレス・レジスタ（以下筒１のアドレス・レジスタと
称する）の値をアドレスカウンタにセットし、信号線１
３にＤＡ変換器３の出力を不可能状態にする信号を出力
し、また端子１６に現在チップが読み出し不可能状態で
あることを示す信号を出力する。

次に信号線９を通して変換開始信号をＡＤ変換回路１に
加える。ＡＤ変換回路１はこの信号を受けると、アナロ
グ入力端子５上のアナログ信号をデジタル信号に変換し
、ＲＡＭ２のデータ入力６に加えた段階で信号線１０を
通して変換終了信号をアドレス発生回路４に加える。す
ると、アドレス発生回路４はアドレスカウンタの内容を
信号線１２を通してＲＡＭ２のアドレス入力に加えた状
態で、信号線１１１！−通してＲＡＭ２に書き込み可能
信号を加える。こうしてデータ人力６上の信号が指定さ
れたＲＡＭＺ上のセグメントの最初のアドレスに書き込
まれる。

次にアドレス発生回路は信号線１１上の書き込み可能信
号を再び不可能状態にした後に、アドレスカウンタの内
容を１つ増加させ、また信号線９を通してＡＤ変換回路
１に変換開始信号を加える。

ＡＤ変換回路１は次の標本化時点におけるアナログ入力
端子５上の入力信号をディジタル信号に変換しデータ入
力線６に加え、信号線ｌｏ上に変換終了信号を出す。デ
ータ入力線６上のデータは最初のデータと全く同様にし
てＲＡＭ２上の次のアドレスに書き込まれる。アドレス
カウンタの内容はまた増加される。

以上が繰り返されて、入力信号が次々とデジタル信号に
変換され、ＲＡＭ２に書き込まれる。書き込みを終了さ
せるためには端子１４への書き込ト信号の印加を停止す
る。するとアドレス発生回路４はそれ以上信号線９に変
換開始信号を出さなくなシ書き込み動作を停止して、端
子１６に回路が読み出し可能であることを示す信号を出
す。書き込み開始時の第１のアドレスレジスタの内容は
書き込みの開始時または終了時にＲＡＭ１８の書き込み
可能な最初のアドレス位置に書き込まれる。

このためＫは第１のアドレスレジスタの内容をデータ入
力線１９に加え、またＲＡＭ１８に対応するアドレスレ
ジスタ（以下筒２のアドレスレジスタと称する）の内容
をアドレス入力線２１に加えた状態で信号線２０に書き
込み可能信号を加える。

また書き込み終了時に、アドレスカウンタの値をＲＡＭ
１８の次の書き込み位置に同様にして書き込む。次に第
１及び第２のアドレスレジスタの値を次の書き込み可能
な位置のアドレスの値にセットする。

データの読み出し時は、まず端子１７に何番目に書き込
んだデータであるかを示す信号を加え、　　。

次に端子１５に読み出し開始信号を加える。アドレス発
生回路４はこの信号を受けると、まずＲＡＭ１８上の指
定された順番に相当するアドレスデータが書き込まれて
いるＲＡＭ１８上のアドレス値を求め、それをアドレス
入力線２１に加え書き込まれている２つの値をデータ出
力線２２に順に読み出す。読み出され九２つの値の１つ
はＲＡＭＺ上の、指定された順番に相当するデータの書
き込まれている最初のアドレス値（以下開始アドレス値
と称する）であ）、もう１つの値は最後のアドレス値（
以下終了アドレス値と称する）である。

次にアドレスカウンタに開始アドレス値をセットし、信
号線１３にＤＡ変換回路３の出力を可能状態にする信号
を出す。その後、終了アドレス値に達するまでアドレス
カウンタの内容を一定時間間隔で増加させながらアドレ
ス入力線１２に加える。

こうするとアナログ出力端子８にアナログ信号が得られ
る。この際に、アドレスカウンタを増加させる時間間隔
を書き込み時のサンプリング間隔と同じにすれば、書き
込んだ信号と同じ信号が得られる。また変えることで時
間軸を伸縮した波形も得られる。また必要に応じて外部
に端子を設けこの時間間隔を制御できるようにしても良
い。

リセット端子２３にリセット信号を印加すると、第１及
び第２のアドレスレジスタがそれぞれＲＡＭ２とＲＡＭ
１８の最初のアドレス位置にリセットされ、最初の位置
から新しいデータが書き込めるようになる。

以上のようにして第１図の回路は外部端子からみるとア
ナログメモリ回路として働く。

尚、端子１６に読み出し可能状態を示すことや、信号線
１３を通して出力を不可能状態にすることは必ずしも必
要ではなく、これらは必要に応じて設ければ良い。また
、第１図の実施例では書き込み時にＡＤ変換回路とアド
レス発生回路を同調させるのに、変換開始信号と変換終
了信号を用いたが、これは両方の回路で同じクロックを
使用して同期させることで省くこともできる。

（発明の効果） 以上述べた如く、本発明によれば、記憶時間が任意で、
使用方法も簡単な１チップのアナログメモリ素子が得ら
れ、音声記憶装置等の信号処理装置に対し大きな効果が
ある。

【図面の簡単な説明】

第１図は本発明の１実施例を示すブロック図である。 図において、１はＡＤ変換器である。２と１８はＲＡＭ
である。４はアドレス発生回路である。 ５はアナログ入力端子である。６と１９はデータ入力線
である。７と２２はデータ出力線である。 ８はアナログ出力端子である。９，１０．１１，１２゜
１３．２０．２１は信号線であシ、９には変換開始信号
が、１０に性変換終了信号が、１１と２０には書き込み
可能信号が、１２と２１にはアドレス信号が１３には出
力可能信号がそれぞれ出力される。 １４は書き込み制御端子である。１５は読み出し指示端
子である。１６は読み出し可能表示端子である。１７は
読み出しデータ指示端子である。 ２３はアドレスリセット端子である。 代理人弁理士　内　原　　晋１′　　　、−、、、−、
／’

Claims (1)

【特許請求の範囲】
1. 　ＡＤ変換器と、データ入力端子が前記ＡＤ変換器の出
   力に接続された第１のランダムアクセスメモリ（以下Ｒ
   ＡＭと称する）と、入力端子が前記第１のＲＡＭのデー
   タ出力端子に接続されたＤＡ変換器と、前記第１のＲＡ
   Ｍにデータを書き込む際に、前記第１のＲＡＭのデータ
   の書き込まれていない領域の最初のアドレスを示す第１
   のアドレス値から始まる連続して変化するアドレス信号
   を前記第１のＲＡＭのアドレス入力端子に加えるアドレ
   ス発生回路と、前記第１のＲＡＭにデータを書き込む際
   に、前記第１のアドレス値と書き込みが終了した第２の
   アドレス値を書き込む第２のＲＡＭを１チップに塔載し
   たことを特徴とするアナログメモリ回路。