JPH0435733B2 - - Google Patents

Description

【発明の詳細な説明】 ＜技術分野＞ 本発明はマトリツクス型液晶表示装置に関し、
特にマトリツクス型表示パターンにおける各絵素
にアドレス用のスイツチングトランジスタを付加
したマトリツクス型液晶表示装置の駆動回路部の
構造に関するものである。

＜従来技術＞ 非線形素子を液晶の表示駆動に利用したマトリ
ツクス型液晶表示装置としては、液晶表示パネル
内にアドレス用の薄膜トランジスタ（以下、
TFTと略す。）をマトリツクス状に組み込むこと
によりデユーテイ比の小さい即ち多ラインのマル
チプレツクス駆動を行なつてもスタテイツク駆動
と同等の高コントラスト表示を得ることができる
TFTアクテイブマトリツクス型液晶表示装置が
知られている。

このTFTアクテイブマトリツクス型液晶表示
装置の駆動方式には、第５図と第６図に示すよう
な回路構成と信号波形を有するものがある。図中
１１は液晶表示パネルで、行電極１１ａと列電極
１１ｂの交点に図のようにTFT１１ｃが接続さ
れている。１１ｄは液晶層の容量である。１２は
行電極ドライバで主にシフトレジスタからなり、
走査パルスＳをゲート信号制御部１３からのクロ
ツクφ1により順次シフトさせて各行電極に出力
する。この行電極の全走査期間をＴ、走査線数を
Ｎとすると、走査期間ＨはＨ＝Ｔ／Ｎで表わされ
る。この走査期間Ｈに等しいパルス幅を有するパ
ルス電圧が、１行ずつTFT１１ｃをオン状態に
するように各行電極に順次印加される。１４は列
電極ドライバで、データを直接表示パネルにサン
プルホールド（SH）する駆動方式（以下、パネ
ルSH駆動方式と称す）と、データをサンプルホ
ールドする機能を列電極ドライバにもたせる駆動
方式（以下、ドライバSH駆動方式と称す）があ
る。パネルSH駆動方式の列電極ドライバは、第
７図に示すようにシフトレジスタ３１、サンプリ
ングスイツチ３２等からなり、データ信号制御部
１５から直列に送られてくるデータを各列に対応
するタイミングでクロツクφ2に同期してサンプ
リングして順次列電極に出力し、TFT１１ｃを
通して液晶層に書き込む。この駆動方式では、デ
ータのサンプリングとTFT１１ｃを通しての液
晶層の書き込みは、同一の水平走査期間内で行な
われる。次に第８図と第９図を用いて、ドライバ
SH駆動方式について説明する。シフトレジスタ
４１の出力に同期してサンプリングスイツチ４２
がオンし、コンデンサ４３にデータ信号に対応し
た電荷が蓄えられる。次に水平のブランキング期
間の前半に位置する放電パルス信号がCeに印加
され、残留している電荷を放電させて基準状態を
形成する。次に水平のブランキング期間の後半に
位置する転送パルス信号がCgに印加されると、
コンデンサ４３に蓄えられていた電荷がトランジ
スタ４４に転送され出力される。この駆動方式で
はデータをサンプリングした次の1Hで液晶に書
き込む。

液晶表示パネルから行電極を取り出す場合、第
５図あるいは第１０図Ａのように片方向端部側に
全部取り出す方式あるいは第１０図Ｂのように実
装上の都合から液晶表示パネルの両方向端部に振
り分けて行電極を左右交互に取り出す方式等が考
えられる。左右両方向端部に行電極を取り出す場
合、行電極に加えられる信号は時間的に左右交互
にしなければならないため、行電極ドライバが片
側に配置されていると液晶表示パネルとの結線に
おいて引き廻し線が長くなり、配線が交差する等
の障害が生ずるので、配線の面積が広くなつたり
スルホールを用いた配線をしなければならなくな
つてしまい、小型化や信頼性の面において問題が
ある。また、左右両側に行電極ドライバを配置し
た場合、一方は奇数段目のシフトレジスタの出力
を取り出し、他の一方は偶数段目のシフトレジス
タの出力を取り出すため、総段数の1/2しか利用
しておらず、小型化や消費電力の面において問題
がある。また、左側と右側にそれぞれシフトレジ
スタを動作させるためのスタートパルス信号とク
ロツク信号を必要とし、入力信号数の増大を招
く。

＜発明の目的＞ 本発明は、マトリツクス型液晶表示装置の従来
の駆動回路における上述の問題点に鑑みてなされ
たものであり、消費電力が少なく小型化、高集積
化が容易であり新規かつ有用な液晶表示装置の駆
動回路部の構造を提供することを目的とするもの
である。

＜基本原理と実施例＞ 以下、本発明に係る液晶表示装置の駆動回路部
を液晶テレビに適用した場合の実施例について説
明する。

第１図は液晶表示パネルの行電極の取り出しが
片側あるいは左右両側のいずれの場合でも使用で
き、消費電力が少なく高集積化の容易な行電極ド
ライバの回路図を示す。液晶表示パネルの行電極
の取り出しが片側の場合、Ｒ／端子を“１”、
Ｂ／端子を“０”、H₂／₁端子を“１”、Ｄ／
Ｐ端子を“０”端子を“１”に設定する。
行電極の取り出しが片側の場合、線順次駆動する
ためには走査回路の出力端子から順次走査期間毎
に走査パルスが走査電極へ供給されなければなら
ない。その場合のタイミング波形を第２図に示
す。フリツプフロツプ６１に幅4Hのスタートパ
ルス信号SP（第２図Ａ）と周期1Hのクロツク信
号CL（第２図Ｂ）が入力され、その出力信号Ｑ
（第２図Ｃ）はクロツクドインバータ６４が選択
してシフトレジスタ７８のデータ端子に入力され
る。このシフトレジスタ７８は半ビツトずつシフ
トする。一方、フリツプフロツプ６１の反転出力
Ｑとスタートパルス信号SPとをナンド回路６７
で処理した後その出力信号をクロツクドインバー
タ６９が選択し、フリツプフロツプ７１のリセツ
ト端子に入力される（第２図Ｄ）。フリツプフロ
ツプ７１によりクロツク信号CL（第２図Ｂ）の立
ち下がりでトリガし、1/2に分周した信号をクロ
ツクドインバータ７４が選択してシフトレジスタ
７８のクロツク端子に入力される（第２図Ｅ）。
シフトレジスタ７８の出力は（第２図Ｇ）Ｈ，Ｉ
のようにパルス幅が4Hで、1Hずつシフトした信
号となる。

オア回路７６の出力は行電極ドライバ出力のイ
ネーブル信号であり、本実施例の設定では“０”
（第２図Ｆ）である。たとえばLow端子を“０”
とすると行電極出力はすべて“０”となる。

７７はタイミングを合わせるためのデイレイ
（遅延）回路である。シフトレジスタ７８の１段
目の出力（第２図Ｇ）の反転と２段目の出力（第
２図Ｈ）とイネーブル信号（デイレイ回路７７の
出力で今は“０”）のノア信号をノア回路８０よ
り出力し、レベルシフタ８１によりレベルシフト
されて出力されたパルス信号（第２図Ｊ）が液晶
表示パネルの行電極に印加する走査側駆動信号と
なる。端子８６の信号はシフトレジスタ７８のｎ
段目の出力で、行電極ドライバを複数個継続接続
する場合に次段の行電極ドライバのスタートパル
ス信号入力であるSP端子に入力する。このよう
にＲ／端子を“１”、Ｂ／端子を“０”、
H₂／₁端子を“１”、Ｄ／端子を“０”、
端子を“１”に設定した場合は、行電極ドライバ
出力は第２図Ｊ，Ｋのように幅1Hのパルスが１
ビツトずつシフトしていく。

次に液晶表示パネルの行電極の取り出しが左右
両方向の場合について説明する。まず、右側の場
合、Ｒ／端子を“１”、Ｂ／端子を“１”、
H₂／₁端子を“０”、Ｄ／端子を“０”、
端子を“１”に設定する。行電極の取り出しが左
右両方向の場合線順次駆動するためには左右両側
に振り分け配置された走査回路の出力端子から走
査期間毎に左右交互に走査パルが走査電極へ供給
されなければならない。その場合のタイミング波
形が第３図と第４図である。まず右側に配置され
た走査回路のタイミング波形を第３図に示す。シ
フトレジスタ７８のデータ入力信号及びフリツプ
フロツプ７１のリセツト信号までは、液晶表示パ
ネルの行電極の取り出しが片側の場合と同じであ
る（第２図Ａ〜Ｄと第３図Ａ〜Ｄ）。フリツプフ
ロツプ７１の出力Ｑがフリツプフロツプ７２のク
ロツク端子に入力され、さらに1/2分周された信
号（第３図Ｅ）をクロツクドインバータ７３が選
択し、シフトレジスタ７８のクロツク端子に入力
される。半ビツトずつシフトするシフトレジスタ
７８の出力は第３図Ｇ，Ｈ，Ｉのように、パルス
幅4Hで、2Hずつシフトした信号となる。デイレ
イ回路７７の出力（イネーブル信号）は第３図Ｆ
のようになる。最終的に出力される信号は第３図
Ｊ，Ｋに示すように、パルス幅が1Hで、１個と
びにシフトしていく。すなわち、この出力は連続
に１ビツトずつシフトしていく信号の奇数番目あ
るいは偶数番目を取り出したものと同等である。
端子８６の信号はシフトレジスタ７８のｎ段目の
出力をフリツプフロツプ７１の反転出力の立ち上
がりでトリガした信号で、行電極ドライバを複数
個継続接続する場合に次段の行電極ドライバのス
タートパルス信号入力であるSP端子に入力する。

次に左側の場合、Ｒ／端子を“０”に設定
し、その他の設定は右側の場合と同じである。左
側の場合のタイミング波形を第４図に示す。スタ
ートパルス信号をフリツプフロツプ６１のデータ
端子に、そしてクロツク信号をクロツク端子に入
力して得た出力Ｑ（第４図Ｃ）をフリツプフロツ
プ６２のデータ端子に入力し、クロツク信号の立
ち下がりでトリガして得られた信号が第４図Ｄで
ある。さらにこの信号をフリツプフロツプ回路６
３のデータ端子に入力し、クロツクの立ち上がり
でトリガして得られた信号（第４図Ｅ）をクロツ
クドインバータ６５が選択してシフトレジスタ７
８のデータ端子に入力する。フリツプフロツプ６
２の出力Ｑとフリツプフロツプ６３の反転出力
のナンド信号をナンド回路６８より出力し、クロ
ツクドインバータ７０が選択し、この信号がフリ
ツプフロツプ７１，７２のリセツト端子に入力さ
れる（第４図Ｆ）。これらのシフトレジスタ７８
のデータ端子に入力される信号及びフリツプフロ
ツプ７１，７２のリセツト端子に入力される信号
は、行電極ドライバ右側ように設定した場合の信
号よりも時間的に1H遅くなる。クロツク信号の
立ち下がりでトリガし、フリツプフロツプ７１，
７２によつて1/4分周された信号をクロツクドイ
ンバータ７３が選択し、シフトレジスタ７８のク
ロツク端子に入力される（第４図Ｇ）。半ビツト
ずつシフトするシフトレジスタ７８の出力は第４
図Ｉ，Ｊ，Ｋのように、パルス幅が4Hで2Hずつ
シフトした信号となる。シフトレジスタ７８の出
力信号のスタート位置は、行電極ドライバを右側
用に設定した場合よりも時間的に1H遅くなる。
デイレイ回路７７の出力（イネーブル信号）は第
４図Ｈのようになる。最終的に出力される信号は
第４図Ｌ，Ｍに示すように、パルス幅が1Hで１
個とびにシフトしている。しかし、最初の出力の
位置が、行電極ドライバを右側用に設定した場合
よりも時間的に1H遅くなる。

従つて、行電極ドライバを液晶表示パネルの左
右両側に配置した場合、スタートパルス信号SP
とクロツク信号CLは共通にでき、左右の行電極
ドライバのＲ／端子の設定をかえるだけで、液
晶表示パネルの右側と左側の行電極を交互に駆動
することができる。

＜発明の効果＞ 以上詳説したように、本発明の駆動回路の構造
は、行電極ドライバに片側取り出し用と左右両側
取り出し用の切替え端子を有し、これによつて液
晶表示パネルの行電極の取り出しが片側あるいは
左右両側いずれの場合においても対応できる。ま
た、左右両側取り出しの場合でもスタートパルス
とクロツクは左右共通の信号で駆動できる。従つ
て、本発明の行電極ドライバを用いることによ
り、液晶表示パネルの行電極の取り出しを片側あ
るいは左右両側いずれにすることも可能で、消費
電力が少なく、小型化・高集積化を実現すること
ができる。

【図面の簡単な説明】

第１図は本発明の実施例を示す行電極ドライバ
の回路図である。第２図は第１図に示す実施例の
行電極ドライバにおいて片方向端子取り出し用に
設定した場合の要部波形図、第３図は同様に第１
図に示す実施例の行電極ドライバにおいて両方向
端子取り出しで右側用に設定した場合の要部波形
図、第４図は同様に第１図の行電極ドライバにお
いて両方向端子取り出しで左側用に設定した場合
の要部波形図である。第５図は従来の液晶表示装
置の構成を示すブロツク構成図、第６図は第５図
に示す液晶表示装置の主な駆動波形を示すタイミ
ング波形図、第７図は従来のパネルSH駆動方式
の列電極ドライバを例示する回路図、第８図は従
来のドライバSH駆動方式の列電極ドライバを例
示する回路図、第９図は第８図の回路における駆
動波形を示すタイミング波形図である、第１０図
Ａ，Ｂは行電極を片側取出する場合と両側取出す
る場合の走査回路との接続を示す説明図である。 Ｈ……水平走査期間、３１，４１，７８……シ
フトレジスタ、３２，４２……アナログスイツ
チ、４３……サンプリング用コンデンサ、４４…
…トランジスタ、６１，６２，６３，７１，７
２，８２……フリツプフロツプ、６４，６５，６
９，７０，７３，７４，８３，８４……クロツク
ドインバータ、６７，６８……ナンド回路、８０
……ノア回路、７７……デイレイ回路、８１……
レベルシフタ。

Claims (1)

【特許請求の範囲】
1. １ マトリツクス型表示パターンの各絵素にアド
   レス用スイツチング素子が付加された液晶表示パ
   ネルの前記スイツチング素子に連結された走査電
   極と順次接続される出力端子を介して走査パルス
   を供給する走査回路を具備して成る液晶表示装置
   用回路構造において、前記走査回路には、出力端
   子より走査パルスが走査期間毎に順次前記走査電
   極へ出力される第１のパルス出力状態と、出力端
   子より走査パルスが走査期間に同期して前記走査
   電極一本おきの走査パルスとして順次出力される
   第２のパルス出力状態と、を切換える切換端子が
   具設されていることを特徴とする液晶表示装置用
   回路構造。