JPH04357543A - メモリのライトプロテクト方式 - Google Patents
メモリのライトプロテクト方式Info
- Publication number
- JPH04357543A JPH04357543A JP3036677A JP3667791A JPH04357543A JP H04357543 A JPH04357543 A JP H04357543A JP 3036677 A JP3036677 A JP 3036677A JP 3667791 A JP3667791 A JP 3667791A JP H04357543 A JPH04357543 A JP H04357543A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- write
- control data
- elements
- memory elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣカードやメモリカ
ードなどのライトプロテクトを行なう方式に関する。
ードなどのライトプロテクトを行なう方式に関する。
【０００２】これらのカードはプログラムや固定的なデ
ータを格納した状態で使用され、したがって、それらの
書き替えを禁止することが必要となる。
ータを格納した状態で使用され、したがって、それらの
書き替えを禁止することが必要となる。
【０００３】
【従来の技術】従来においては、カード側にライトプロ
テクト用のスライドスイッチが設けられ、そのスイッチ
を操作することで、書き込みの禁止領域が設定されてい
た。
テクト用のスライドスイッチが設けられ、そのスイッチ
を操作することで、書き込みの禁止領域が設定されてい
た。
【０００４】
【発明が解決しようとする課題】しかしながら従来にお
いては、書き込みを禁止する領域の設定が手動によって
行なわれていたので、その設定をユーザが意識して管理
することが必要となる。
いては、書き込みを禁止する領域の設定が手動によって
行なわれていたので、その設定をユーザが意識して管理
することが必要となる。
【０００５】また、カード側にライトプロテクト用のス
ライドスイッチを多く設けることがスペースやコストの
点で不可能であり、このため、カード書き込みの禁止領
域をきめ細かく設定することが困難となる。
ライドスイッチを多く設けることがスペースやコストの
点で不可能であり、このため、カード書き込みの禁止領
域をきめ細かく設定することが困難となる。
【０００６】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、製品のコスト増を招くことなくカ
ード書き込みの禁止領域をきめ細かく容易に設定するこ
とが可能となる方式を提供することにある。
であり、その目的は、製品のコスト増を招くことなくカ
ード書き込みの禁止領域をきめ細かく容易に設定するこ
とが可能となる方式を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明では以下のメモリのライトプロテクト方式が
とられている。
に、本発明では以下のメモリのライトプロテクト方式が
とられている。
【０００８】図１では第１の発明が説明されており、複
数のメモリ素子１０−１，１０−２・・・１０−ｎにつ
いて書込禁止の制御データが所定の記憶素子１２に予め
設定され、それらメモリ素子１０−１，１０−２・・・
１０−ｎのライトイネーブル信号は、記憶素子１２に設
定されていた該当の制御データに応じ、対応の論理演算
素子１４−１，１４−２・・・１４−ｎで各々無効化さ
れる。
数のメモリ素子１０−１，１０−２・・・１０−ｎにつ
いて書込禁止の制御データが所定の記憶素子１２に予め
設定され、それらメモリ素子１０−１，１０−２・・・
１０−ｎのライトイネーブル信号は、記憶素子１２に設
定されていた該当の制御データに応じ、対応の論理演算
素子１４−１，１４−２・・・１４−ｎで各々無効化さ
れる。
【０００９】図２では第２の発明が説明されており、複
数のメモリ素子１０−１，１０−２・・・１０−ｎで形
成されたアドレス空間の各領域について書込禁止の制御
データが所定の記憶素子１２に予め設定され、各メモリ
素子１０−１，１０−２・・・１０−ｎへのライトイネ
ーブル信号と記憶素子１２に設定されていた該当の制御
データとを対応の論理演算素子１４−１，１４−２・・
・１４−ｍで論理演算し、さらに、その出力と各メモリ
素子１０−１，１０−２・・・１０−ｎへチップセレク
ト信号を出力するアドレスデコーダ１６へのアドレス信
号とを論理演算素子２０−１，２０−２・・・２０−ｍ
で論理演算することによって、ライト時にメモリへのチ
ップセレクト信号が該当の制御データに応じて無効化さ
れる。
数のメモリ素子１０−１，１０−２・・・１０−ｎで形
成されたアドレス空間の各領域について書込禁止の制御
データが所定の記憶素子１２に予め設定され、各メモリ
素子１０−１，１０−２・・・１０−ｎへのライトイネ
ーブル信号と記憶素子１２に設定されていた該当の制御
データとを対応の論理演算素子１４−１，１４−２・・
・１４−ｍで論理演算し、さらに、その出力と各メモリ
素子１０−１，１０−２・・・１０−ｎへチップセレク
ト信号を出力するアドレスデコーダ１６へのアドレス信
号とを論理演算素子２０−１，２０−２・・・２０−ｍ
で論理演算することによって、ライト時にメモリへのチ
ップセレクト信号が該当の制御データに応じて無効化さ
れる。
【００１０】
【作用】本発明においては、スイッチ操作が不要となり
、カード書き込みの禁止領域をソフトウェアなどで自由
に自動設定することが可能となる。
、カード書き込みの禁止領域をソフトウェアなどで自由
に自動設定することが可能となる。
【００１１】
【実施例】以下、図面に基づいて本発明にかかるライト
プロテクト方式の好適な実施例を説明する。
プロテクト方式の好適な実施例を説明する。
【００１２】図１では第１の実施例が説明されており、
メモリ素子（ＳＲＡＭ）１０−１，１０−２・・・１０
−ｎはＩＣカードやメモリカードなどに内蔵されている
。
メモリ素子（ＳＲＡＭ）１０−１，１０−２・・・１０
−ｎはＩＣカードやメモリカードなどに内蔵されている
。
【００１３】これらのメモリ素子１０−１，１０−２・
・・１０−ｎにはライトイネーブル信号（ＷＥ：ライト
時にＬｏｗレベル＝”０”）がオアゲート（アンドゲー
トも可）１４−１，１４−２・・・１４−ｎを介して入
力されており、そのライトイネーブル信号はメモリ制御
部１８で得られている。
・・１０−ｎにはライトイネーブル信号（ＷＥ：ライト
時にＬｏｗレベル＝”０”）がオアゲート（アンドゲー
トも可）１４−１，１４−２・・・１４−ｎを介して入
力されており、そのライトイネーブル信号はメモリ制御
部１８で得られている。
【００１４】また、レジスタ１２の各ビット（メモリ素
子１０−１，１０−２・・・１０−ｎと対応）には書込
禁止の制御データ（書込禁止時＝”１”，書込許可時＝
”０”）がメモリ制御部１８から予め書き込まれており
、それらの制御データは対応したメモリ素子１０−１，
１０−２・・・１０−ｎのオアゲート１４−１，１４−
２・・・１４−ｎに出力されている。
子１０−１，１０−２・・・１０−ｎと対応）には書込
禁止の制御データ（書込禁止時＝”１”，書込許可時＝
”０”）がメモリ制御部１８から予め書き込まれており
、それらの制御データは対応したメモリ素子１０−１，
１０−２・・・１０−ｎのオアゲート１４−１，１４−
２・・・１４−ｎに出力されている。
【００１５】本実施例においては、各メモリ素子１０−
１，１０−２・・・１０−ｎのライトイネーブル信号と
レジスタ１２に格納されている対応の制御データがゲー
ト１４−１，１４−２・・・１４−ｎでオア演算され、
それらの演算結果がメモリ素子１０−１，１０−２・・
・１０−ｎに各々入力されるので、”１”の制御データ
がレジスタ１２の対応ビットに書き込まれていたメモリ
素子１０−１，１０−２・・・１０−ｎのライトイネー
ブル入力は常に”１”となる。
１，１０−２・・・１０−ｎのライトイネーブル信号と
レジスタ１２に格納されている対応の制御データがゲー
ト１４−１，１４−２・・・１４−ｎでオア演算され、
それらの演算結果がメモリ素子１０−１，１０−２・・
・１０−ｎに各々入力されるので、”１”の制御データ
がレジスタ１２の対応ビットに書き込まれていたメモリ
素子１０−１，１０−２・・・１０−ｎのライトイネー
ブル入力は常に”１”となる。
【００１６】このため、メモリ素子１０−１，１０−２
・・・１０−ｎのライトプロテクトを素子単位で自動的
に行なえ、そのライトプロテクトにはスイッチ操作を必
要としない。
・・・１０−ｎのライトプロテクトを素子単位で自動的
に行なえ、そのライトプロテクトにはスイッチ操作を必
要としない。
【００１７】したがって、メモリ素子１０−１，１０−
２・・・１０−ｎのライトプロテクトを誤りなく確実に
、しかもきめ細かく容易に行なうことが可能となり、か
つ、カードの製造コストを引き下げることも可能となる
。
２・・・１０−ｎのライトプロテクトを誤りなく確実に
、しかもきめ細かく容易に行なうことが可能となり、か
つ、カードの製造コストを引き下げることも可能となる
。
【００１８】また、メモリ素子１０−１，１０−２・・
・１０−ｎとメモリ制御部１８との間にレジスタ１２と
ゲート１４−１，１４−２・・・１４−ｎが挿入されて
いるので、メモリ制御部１８側の暴走からメモリ内容を
有効に保護することが可能となる。
・１０−ｎとメモリ制御部１８との間にレジスタ１２と
ゲート１４−１，１４−２・・・１４−ｎが挿入されて
いるので、メモリ制御部１８側の暴走からメモリ内容を
有効に保護することが可能となる。
【００１９】図２では第２の実施例が説明されており、
メモリ素子１０−１，１０−２・・・１０−ｎにはアド
レスデコーダ１６からチップセレクト信号（ＣＳ）が入
力されている。
メモリ素子１０−１，１０−２・・・１０−ｎにはアド
レスデコーダ１６からチップセレクト信号（ＣＳ）が入
力されている。
【００２０】そして、このアドレスデコーダ１６にはメ
モリ制御部１８からオアゲート（アンドゲートも可）２
０−１，２０−２・・・２０−ｍを介してアドレスデー
タが供給されており、それらのオアゲート２０−１，２
０−２・・・２０−ｍにはメモリ制御部１８からライト
イネ−ブル信号がオアゲート（アンドゲートも可）１４
−１，１４−２・・・１４−ｍを各々介して入力されて
いる。
モリ制御部１８からオアゲート（アンドゲートも可）２
０−１，２０−２・・・２０−ｍを介してアドレスデー
タが供給されており、それらのオアゲート２０−１，２
０−２・・・２０−ｍにはメモリ制御部１８からライト
イネ−ブル信号がオアゲート（アンドゲートも可）１４
−１，１４−２・・・１４−ｍを各々介して入力されて
いる。
【００２１】さらに、レジスタ１２の制御データがオア
ゲート１４−１，１４−２・・・１４−ｍへ出力されて
おり、したがって、レジスタ１２の制御データとメモリ
制御部１８のライトイネ−ブル信号をオア演算し、その
結果とメモリ制御部１８のアドレスデータをオア演算し
たデータがアドレスデコーダ１６へ供給される。
ゲート１４−１，１４−２・・・１４−ｍへ出力されて
おり、したがって、レジスタ１２の制御データとメモリ
制御部１８のライトイネ−ブル信号をオア演算し、その
結果とメモリ制御部１８のアドレスデータをオア演算し
たデータがアドレスデコーダ１６へ供給される。
【００２２】このため、レジスタ１２におけるビットの
いずれかに”１”の制御データがセットされると、その
ビットと対応しているアドレス領域がライトプロテクト
される。
いずれかに”１”の制御データがセットされると、その
ビットと対応しているアドレス領域がライトプロテクト
される。
【００２３】すなわち本実施例によれば、メモリ素子１
２−１，１２−２・・・１２−ｎの記憶容量を越えた広
いメモリ空間を一度にライトプロテクトすることが可能
となる。
２−１，１２−２・・・１２−ｎの記憶容量を越えた広
いメモリ空間を一度にライトプロテクトすることが可能
となる。
【００２４】また、アドレスデコーダ１６へ入力される
アドレスより下位のアドレス部分とゲート１４−１，１
４−２・・・１４−ｍとをオア演算することにより、メ
モリ素子１２−１，１２−２・・・１２−ｎの記憶容量
内で、微小領域のメモリ空間をライトプロテクトするこ
とも可能となる。
アドレスより下位のアドレス部分とゲート１４−１，１
４−２・・・１４−ｍとをオア演算することにより、メ
モリ素子１２−１，１２−２・・・１２−ｎの記憶容量
内で、微小領域のメモリ空間をライトプロテクトするこ
とも可能となる。
【００２５】
【発明の効果】以上説明したように本発明によれば、メ
モリのライトプロテクトを誤りなく容易かつ確実に、し
かもきめ細かく行なうことが可能となり、さらに、これ
を使用した製品の製造コストを引き下げることも可能と
なる。
モリのライトプロテクトを誤りなく容易かつ確実に、し
かもきめ細かく行なうことが可能となり、さらに、これ
を使用した製品の製造コストを引き下げることも可能と
なる。
【図１】第１実施例の構成説明図である。
【図２】第２実施例の構成説明図である。
１０−１，１０−２・・・１０−ｎ メモリ素子１２
レジスタ １４−１，１４−２・・・１４−ｎ（ｍ） ゲート１６
アドレスデコーダ １８ メモリ制御部
レジスタ １４−１，１４−２・・・１４−ｎ（ｍ） ゲート１６
アドレスデコーダ １８ メモリ制御部
Claims (2)
- 【請求項１】 複数のメモリ素子（１０−１，１０−
２・・・１０−ｎ）について書込禁止の制御データが所
定の記憶素子（１２）に予め設定され、メモリ素子（１
０−１，１０−２・・・１０−ｎ）のライトイネーブル
信号を、記憶素子（１２）に設定されていた該当の制御
データに応じ、対応の論理演算素子（１４−１，１４−
２・・・１４−ｎ）で各々無効化する、ことを特徴とし
たメモリのライトプロテクト方式。 - 【請求項２】 複数のメモリ素子（１０−１，１０−
２・・・１０−ｎ）で形成されたアドレス空間の各領域
について書込禁止の制御データが所定の記憶素子（１２
）に予め設定され、各メモリ素子（１０−１，１０−２
・・・１０−ｎ）へのライトイネーブル信号と記憶素子
（１２）に設定されていた該当の制御データとを論理演
算素子（１４−１，１４−２・・・１４−ｍ）で論理演
算し、さらにその出力と各メモリ素子（１０−１，１０
−２・・・１０−ｎ）へチップセレクト信号を出力する
アドレスデコーダ（１６）へのアドレス信号とを論理演
算素子（２０−１，２０−２・・・２０−ｍ）で論理演
算することによって、ライト時にメモリへのチップセレ
クト信号を該当の制御データに応じて無効化する、こと
を特徴としたメモリのライトプロテクト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3036677A JPH04357543A (ja) | 1991-02-06 | 1991-02-06 | メモリのライトプロテクト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3036677A JPH04357543A (ja) | 1991-02-06 | 1991-02-06 | メモリのライトプロテクト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04357543A true JPH04357543A (ja) | 1992-12-10 |
Family
ID=12476489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3036677A Withdrawn JPH04357543A (ja) | 1991-02-06 | 1991-02-06 | メモリのライトプロテクト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04357543A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4341887A1 (de) * | 1993-12-08 | 1995-06-14 | Siemens Ag | Vorrichtung und Verfahren zum Verhindern einer unberechtigten Datenänderung bei einem nichtflüchtigen Speicher |
-
1991
- 1991-02-06 JP JP3036677A patent/JPH04357543A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4341887A1 (de) * | 1993-12-08 | 1995-06-14 | Siemens Ag | Vorrichtung und Verfahren zum Verhindern einer unberechtigten Datenänderung bei einem nichtflüchtigen Speicher |
| US5678027A (en) * | 1993-12-08 | 1997-10-14 | Siemens Aktiengesellschaft | Method for preventing unauthorized modification of data in a device with a nonvolatile memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4931997A (en) | Semiconductor memory having storage buffer to save control data during bulk erase | |
| US5046046A (en) | Redundancy CAM using word line from memory | |
| US5051949A (en) | Content addressable memory device | |
| US5267210A (en) | SRAM with flash clear for selectable I/OS | |
| ATE180587T1 (de) | Gesicherte speicherkarte | |
| EP1085521B1 (en) | Non-volatile semiconductor memory | |
| JP2003198361A (ja) | プログラマブル論理デバイス | |
| JPS6380351A (ja) | 不正防止装置を備える、秘密デ−タの記憶および処理用集積回路 | |
| KR20020025793A (ko) | 메모리 장치 및 메모리 액세스 제한 방법 | |
| JP2842442B2 (ja) | マイクロコンピュータ、不揮発性半導体記憶装置、ならびにその書込みおよび消去方法 | |
| JPH06131253A (ja) | メモリワードの管理回路 | |
| JPH04357543A (ja) | メモリのライトプロテクト方式 | |
| US4488264A (en) | Transistor storage | |
| JP2833621B2 (ja) | 不揮発性記憶装置 | |
| JPS6383992A (ja) | Ｌｓｉメモリ | |
| EP0343068B1 (en) | Sram with flash clear for selectable I/Os | |
| JP2503968B2 (ja) | 記憶装置 | |
| JPS59140695A (ja) | 半導体集積回路装置 | |
| JPS6012660B2 (ja) | メモリ装置 | |
| GB2229021A (en) | Redundancy CAM using word line from memory | |
| JPH05120891A (ja) | 半導体記憶装置 | |
| JPH03276346A (ja) | メモリカード | |
| JPS61147355A (ja) | Ｃｐｕシステムのメモリ保護装置 | |
| JPS63266562A (ja) | 半導体集積回路 | |
| JPS6336349A (ja) | マイクロプロセツサ内メモリの書込み防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |