JPH0435929B2 - - Google Patents
Info
- Publication number
- JPH0435929B2 JPH0435929B2 JP56159729A JP15972981A JPH0435929B2 JP H0435929 B2 JPH0435929 B2 JP H0435929B2 JP 56159729 A JP56159729 A JP 56159729A JP 15972981 A JP15972981 A JP 15972981A JP H0435929 B2 JPH0435929 B2 JP H0435929B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- signal
- circuit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は、デイジタル形の位相比較器を具えた
PLL（位相同期ループ）におけるロツクまたはア
ンロツクの状態を判定して信号を発生する、アン
ロツク検出回路に関するものである。
PLL（位相同期ループ）におけるロツクまたはア
ンロツクの状態を判定して信号を発生する、アン
ロツク検出回路に関するものである。
PCM装置におけるコーデツク装置LSI等にお
いては、PLLを内蔵し、このPLLを用いて外部
から加えられる同期パルスに同期して、内部にお
いて必要とする各種動作タイミング信号を発生す
ることが多い。このような装置においては、
PLLが外部同期パルスに正確に同期していない
でその動作が不確定のときは、外部への出力を停
止することによつて異常な信号が出力されること
を防止するとともに、内部動作を停止して低電力
化することが、一般に行われている。
いては、PLLを内蔵し、このPLLを用いて外部
から加えられる同期パルスに同期して、内部にお
いて必要とする各種動作タイミング信号を発生す
ることが多い。このような装置においては、
PLLが外部同期パルスに正確に同期していない
でその動作が不確定のときは、外部への出力を停
止することによつて異常な信号が出力されること
を防止するとともに、内部動作を停止して低電力
化することが、一般に行われている。
従つて、このような装置においては、PLLが
ロツク状態にあるかまたはアンロツク状態にある
かを判定し、判定結果の信号によつてコーデツク
等における上述のごとき制御を行うことが必要で
ある。本発明のアンロツク検出回路は、このよう
なロツク状態またはアンロツク状態の検出に用い
ることを目的としたものである。
ロツク状態にあるかまたはアンロツク状態にある
かを判定し、判定結果の信号によつてコーデツク
等における上述のごとき制御を行うことが必要で
ある。本発明のアンロツク検出回路は、このよう
なロツク状態またはアンロツク状態の検出に用い
ることを目的としたものである。
第１図は本発明のアンロツク検出回路が適用さ
れ得る系の一例を示すブロツク図である。同図に
おいて１は系を示し、２はPLL、３は被制御回
路を示している。またPLL２において、４は位
相比較器、５はループフイルタ、６はVCO（電圧
制御発振器）、７は分周器を示し、被制御回路３
において、８はタイミング発生部を示している。
れ得る系の一例を示すブロツク図である。同図に
おいて１は系を示し、２はPLL、３は被制御回
路を示している。またPLL２において、４は位
相比較器、５はループフイルタ、６はVCO（電圧
制御発振器）、７は分周器を示し、被制御回路３
において、８はタイミング発生部を示している。
第１図において、位相比較器４は同期パルスfi
と分周器７の出力パルスf0とを位相比較して、両
パルスの位相差に応じて、同期パルスfiの位相が
出力パルスf0に対して進んでいるときは位相進め
信号PUを、同期パルスfiの位相が出力パルスf0に
対して遅れているときは位相遅れ信号PDをそれ
ぞれ出力する。ループフイルタ５は信号PUまた
はPDを入力されて、PUまたはPDのパルス幅に応
じた極性の異なる直流信号出力を生じる。VCO
６はループフイルタ５の直流信号によつてその発
振周波数を制御されて、信号PUが出力されてい
るときはその発振周波数を上昇させ、信号PDが
出力されているときはその発振周波数を低下させ
る。分周器７はVCO６の発振出力に対して所定
の分周を行つて出力パルスf0を生じ、出力パルス
f0は位相比較器４に帰還される。このようにして
一巡の帰還制御が行われることによつて、出力パ
ルスf0が同期パルスfiに対して位相同期するよう
にPLL２の制御が行われる。
と分周器７の出力パルスf0とを位相比較して、両
パルスの位相差に応じて、同期パルスfiの位相が
出力パルスf0に対して進んでいるときは位相進め
信号PUを、同期パルスfiの位相が出力パルスf0に
対して遅れているときは位相遅れ信号PDをそれ
ぞれ出力する。ループフイルタ５は信号PUまた
はPDを入力されて、PUまたはPDのパルス幅に応
じた極性の異なる直流信号出力を生じる。VCO
６はループフイルタ５の直流信号によつてその発
振周波数を制御されて、信号PUが出力されてい
るときはその発振周波数を上昇させ、信号PDが
出力されているときはその発振周波数を低下させ
る。分周器７はVCO６の発振出力に対して所定
の分周を行つて出力パルスf0を生じ、出力パルス
f0は位相比較器４に帰還される。このようにして
一巡の帰還制御が行われることによつて、出力パ
ルスf0が同期パルスfiに対して位相同期するよう
にPLL２の制御が行われる。
タイミング発生回路８は、分周器７における各
段の分周出力を供給されて、被制御回路３におけ
る内部動作に必要な各種のタイミング信号を発生
して、被制御回路３に供給する。
段の分周出力を供給されて、被制御回路３におけ
る内部動作に必要な各種のタイミング信号を発生
して、被制御回路３に供給する。
第１図において、例えば系１がPCMにおける
コーデツク装置LSIである場合、外部から与えら
れる同期パルスfiはサンプリングパルス8kHzであ
り、入力は音声信号、出力はPCMコードである。
系１は、PCMコードの読出し速度を除けば、fiの
速度で同期パルスの入力ごとに入力音声信号を
PCMコードに変換する動作を行えばよく、従つ
てPLL２は同期パルスfiに同調するように働い
て、被制御回路３におけるタイミング発生部８ヘ
クロツクを供給するように動作すればよい。
コーデツク装置LSIである場合、外部から与えら
れる同期パルスfiはサンプリングパルス8kHzであ
り、入力は音声信号、出力はPCMコードである。
系１は、PCMコードの読出し速度を除けば、fiの
速度で同期パルスの入力ごとに入力音声信号を
PCMコードに変換する動作を行えばよく、従つ
てPLL２は同期パルスfiに同調するように働い
て、被制御回路３におけるタイミング発生部８ヘ
クロツクを供給するように動作すればよい。
ところでPLL２が同期パルスfiに対して、どの
程度に同期して動作していればよいかは、被制御
回路３における内部動作が誤りなく行われて、所
望の特性が得られる範囲であるか否かにかかつて
いる。しかしながら、被制御回路３における動作
に支障をきたすような場合には、本来外部への信
号の出力は避けるべきであり、従つてPLLにお
けるロツク状態またはアンロツク状態の検出の目
的は、正規の動作が行われない場合に、外部への
信号出力に断つことである。また他の目的は、被
制御回路３における正規の動作が期待されないと
きは、PLLが所定の位相に引き込まれるまでの
間、PLL２以外の部分の動作を停止して、系の
消費電力を減少させることである。
程度に同期して動作していればよいかは、被制御
回路３における内部動作が誤りなく行われて、所
望の特性が得られる範囲であるか否かにかかつて
いる。しかしながら、被制御回路３における動作
に支障をきたすような場合には、本来外部への信
号の出力は避けるべきであり、従つてPLLにお
けるロツク状態またはアンロツク状態の検出の目
的は、正規の動作が行われない場合に、外部への
信号出力に断つことである。また他の目的は、被
制御回路３における正規の動作が期待されないと
きは、PLLが所定の位相に引き込まれるまでの
間、PLL２以外の部分の動作を停止して、系の
消費電力を減少させることである。
従来、このようなロツク状態またはアンロツク
状態の判定を行うためには、PLLにおけるルー
プフイルタの出力電圧を検出し、それが正常値か
らある程度以上ずれているとき（例えば一定値よ
り大きいとき）、アンロツク状態であると判定す
る方法が行われていた。しかしながらこのような
方法はアナログ的な信号処理を行う関係上不正確
であり、また回路素子等の変化の影響を受けやす
い。
状態の判定を行うためには、PLLにおけるルー
プフイルタの出力電圧を検出し、それが正常値か
らある程度以上ずれているとき（例えば一定値よ
り大きいとき）、アンロツク状態であると判定す
る方法が行われていた。しかしながらこのような
方法はアナログ的な信号処理を行う関係上不正確
であり、また回路素子等の変化の影響を受けやす
い。
本発明は、このような従来技術の欠点を除去し
ようとするものであつて、その目的は、PLLに
おけるロツク状態またはアンロツク状態の判定を
安定に行うことができるとともに、所望の特性範
囲内に入つているか否かの検出を確実に行うこと
ができる回路形成を提供することにあり、そのた
めにPLLにおけるロツク状態またはアンロツク
状態の判定をデイジタル的に行うことが可能なよ
うにしたものである。
ようとするものであつて、その目的は、PLLに
おけるロツク状態またはアンロツク状態の判定を
安定に行うことができるとともに、所望の特性範
囲内に入つているか否かの検出を確実に行うこと
ができる回路形成を提供することにあり、そのた
めにPLLにおけるロツク状態またはアンロツク
状態の判定をデイジタル的に行うことが可能なよ
うにしたものである。
しかして上述の目的を達成するため本発明のア
ンロツク検出回路においては、電圧制御発振器の
発振出力を分周器によつて分周して得られた出力
パルスと入力パルスとを位相比比較器によつて位
相比較して、入力パルスの出力パルスに対する位
相の進みまたは遅れの大小に応じてパルス幅が変
化する位相進め信号または位相遅れ信号を発生
し、該位相進め信号と位相遅れ信号とによつて前
記電圧制御発振器を制御して出力パルスを入力パ
ルスに位相同期するPLLにおいて、前記位相進
め信号と位相遅れ信号との論理和を求めるオア回
路と、該オア回路にて求められた論理和出力にお
けるパルス幅が一定値以上のとき出力を発生する
ゲートデイレイ回路と、前記オア回路の出力によ
つてセツトされ前記ゲートデイレイ回路の出力に
よつてリセツトされるラツチ回路と、該ラツチ回
路の出力状態を前記分周器のクロツク信号によつ
てラツチするフリツプフロツプとを具えたことを
特徴としている。
ンロツク検出回路においては、電圧制御発振器の
発振出力を分周器によつて分周して得られた出力
パルスと入力パルスとを位相比比較器によつて位
相比較して、入力パルスの出力パルスに対する位
相の進みまたは遅れの大小に応じてパルス幅が変
化する位相進め信号または位相遅れ信号を発生
し、該位相進め信号と位相遅れ信号とによつて前
記電圧制御発振器を制御して出力パルスを入力パ
ルスに位相同期するPLLにおいて、前記位相進
め信号と位相遅れ信号との論理和を求めるオア回
路と、該オア回路にて求められた論理和出力にお
けるパルス幅が一定値以上のとき出力を発生する
ゲートデイレイ回路と、前記オア回路の出力によ
つてセツトされ前記ゲートデイレイ回路の出力に
よつてリセツトされるラツチ回路と、該ラツチ回
路の出力状態を前記分周器のクロツク信号によつ
てラツチするフリツプフロツプとを具えたことを
特徴としている。
以下実施例について説明する。
第２図は本発明のアンロツク検出回路の一実施
例の構成を示すブロツク図である。同図におい
て、第１図におけると同一部分は同一番号で示さ
れており、１１はオア回路、１２はゲートデイレ
イ回路、１３はセツトリセツト形ラツチ、１４は
DFF（Ｄ形フリツプフロツプ）である。
例の構成を示すブロツク図である。同図におい
て、第１図におけると同一部分は同一番号で示さ
れており、１１はオア回路、１２はゲートデイレ
イ回路、１３はセツトリセツト形ラツチ、１４は
DFF（Ｄ形フリツプフロツプ）である。
また第３図は第２図の回路における各部信号を
示すタイムチヤートである。同図においてａは同
期パルスfi、ｂは分周器７の出力パルスf0、ｃは
位相比較器４の位相進め信号PU、ｄは同じく位
相遅れ信号PD、ｅはオア回路１１の出力信号
（PU＋PD）、ｆはラツチ１３の出力信号SQ、ｇは
ゲートデイレイ回路１２の出力信号SD、ｈは分周
器７のラツチクロツク信号SC、ｉはDFF１４の
出力信号S0である。
示すタイムチヤートである。同図においてａは同
期パルスfi、ｂは分周器７の出力パルスf0、ｃは
位相比較器４の位相進め信号PU、ｄは同じく位
相遅れ信号PD、ｅはオア回路１１の出力信号
（PU＋PD）、ｆはラツチ１３の出力信号SQ、ｇは
ゲートデイレイ回路１２の出力信号SD、ｈは分周
器７のラツチクロツク信号SC、ｉはDFF１４の
出力信号S0である。
第２図において、位相比較器４から出力される
位相進め信号PU（第３図ｃ）と位相遅れ信号PD
（第３図ｄ）とはオア回路１１に加えられて論理
和がとられ、出力信号（PU＋PD）（第３図ｅ）を
生じる。第３図にみられるごとく出力信号（PU
＋PD）におけるパルス幅は、外部から与えられ
る同期パルスfi（第３図ａ）と、PLLの動作によ
つて分周器７から発生した出力パルスf0（第３図
ｂ）との位相差をあらわしている。出力信号
（PU＋PD）２分されて、一方はゲートデイレイ回
路１２に、他方はラツチ１３のセツト入力Ｓに加
えられる。
位相進め信号PU（第３図ｃ）と位相遅れ信号PD
（第３図ｄ）とはオア回路１１に加えられて論理
和がとられ、出力信号（PU＋PD）（第３図ｅ）を
生じる。第３図にみられるごとく出力信号（PU
＋PD）におけるパルス幅は、外部から与えられ
る同期パルスfi（第３図ａ）と、PLLの動作によ
つて分周器７から発生した出力パルスf0（第３図
ｂ）との位相差をあらわしている。出力信号
（PU＋PD）２分されて、一方はゲートデイレイ回
路１２に、他方はラツチ１３のセツト入力Ｓに加
えられる。
ゲートデイレイ回路１２はゲート回路と積分回
路とで構成されていて、入力パルスの幅が積分回
路の時定数と出力側ゲート回路における一定のし
きい値とから定まる一定の幅より大きいときは出
力を生じるが、入力パルスの幅がこれより小さい
ときは出力を生じない。第３図において、ｇはこ
のようにして生じたゲートデイレイ回路１２の出
力信号SDを示している。
路とで構成されていて、入力パルスの幅が積分回
路の時定数と出力側ゲート回路における一定のし
きい値とから定まる一定の幅より大きいときは出
力を生じるが、入力パルスの幅がこれより小さい
ときは出力を生じない。第３図において、ｇはこ
のようにして生じたゲートデイレイ回路１２の出
力信号SDを示している。
ラツチ１３はセツト優先のセツトリセツトラツ
チからなり、オア回路１１の出力信号（PU＋PD）
をセツト入力Ｓに加えられるとともに、ゲートデ
イレイ回路１２の出力信号SDをリセツト入力Ｒに
加えられている。従つてラツチ１３は出力信号
（PU＋PD）によつてリセツトされた後は、出力信
号（PU＋PD）の幅が一定値より小さいときはリ
セツトされず、一定値より大きい幅を有する出力
信号（PU＋PD）が生じたときリセツトされる。
第３図において、ｆはこのようにして生じたラツ
チ１３の出力信号SQを示している。
チからなり、オア回路１１の出力信号（PU＋PD）
をセツト入力Ｓに加えられるとともに、ゲートデ
イレイ回路１２の出力信号SDをリセツト入力Ｒに
加えられている。従つてラツチ１３は出力信号
（PU＋PD）によつてリセツトされた後は、出力信
号（PU＋PD）の幅が一定値より小さいときはリ
セツトされず、一定値より大きい幅を有する出力
信号（PU＋PD）が生じたときリセツトされる。
第３図において、ｆはこのようにして生じたラツ
チ１３の出力信号SQを示している。
DFF１４は出力信号SQをデータ入力Ｄに加え
られ分周器７のラツチクロツクSC（第３図ｈ）を
クロツク入力Ｃに加えられていて、クロツク入力
の立上りで、データ入力の状態をラツチする。第
３図においてｉはこのようにして生じたDFF１
４の出力信号S0を示している。即ち、第３図左側
をデータ制御開始とすると、第３図ｆの立ち上が
りでラツチ１３の出力が同期（High）となり、
この第３図ｆの状態を、第３図ｈに示されるラツ
チクロツクの立ち上がりでラツチし、ロツク状態
（同期状態）とし、又ラツチ１３の出力である第
３図ｆがゲートデイレイ回路１２の出力である第
３図ｇによりリセツトされ非同期（Low）とな
る。この状態を第３図ｈに示されるラツチクロツ
クの立ち上がりでラツチし、ロツク状態からアン
ロツク状態に切替えられる。ラツチクロツクSC
は、ラツチ１３の出力状態をDFF１４において
保持するためのもので、例えば分周器７の分周出
力中から、ラツチ１３の出力SQを支障なくラツチ
できるタイミングのものを選定すればよい。第３
図では、ラツチクロツクSCとして分周器出力f0の
反転信号を用いている。DFF１４の出力信号S0
は、PLLにおけるクロツク状態またはアンロツ
ク状態の判定結果を示す信号として、被制御回路
等における他の回路の動作または非動作の制御に
用いられる。
られ分周器７のラツチクロツクSC（第３図ｈ）を
クロツク入力Ｃに加えられていて、クロツク入力
の立上りで、データ入力の状態をラツチする。第
３図においてｉはこのようにして生じたDFF１
４の出力信号S0を示している。即ち、第３図左側
をデータ制御開始とすると、第３図ｆの立ち上が
りでラツチ１３の出力が同期（High）となり、
この第３図ｆの状態を、第３図ｈに示されるラツ
チクロツクの立ち上がりでラツチし、ロツク状態
（同期状態）とし、又ラツチ１３の出力である第
３図ｆがゲートデイレイ回路１２の出力である第
３図ｇによりリセツトされ非同期（Low）とな
る。この状態を第３図ｈに示されるラツチクロツ
クの立ち上がりでラツチし、ロツク状態からアン
ロツク状態に切替えられる。ラツチクロツクSC
は、ラツチ１３の出力状態をDFF１４において
保持するためのもので、例えば分周器７の分周出
力中から、ラツチ１３の出力SQを支障なくラツチ
できるタイミングのものを選定すればよい。第３
図では、ラツチクロツクSCとして分周器出力f0の
反転信号を用いている。DFF１４の出力信号S0
は、PLLにおけるクロツク状態またはアンロツ
ク状態の判定結果を示す信号として、被制御回路
等における他の回路の動作または非動作の制御に
用いられる。
本発明のアンロツク検出回路においては、ゲー
トデイレイ回路１２における時定数としきい値と
を適当に設定することによつて、PLLのロツク
状態またはアンロツク状態の判定結果を示す信号
を出力することができる。この信号を利用して、
PCMコーデツク装置等において、全系の動作が
安定に行なわれないとき、信号出力を禁止するこ
とによつて異常な信号の出力を防止し、また
PLL等所要の回路以外の回路について、その動
作を停止させることによつて低電力化を図ること
ができる。本発明のアンロツク検出回路はPLL
におけるロツク状態またはアンロツク状態の判定
をデイジタル的に行うのでその動作が安定である
とともに所望の特性範囲内に入つているか否かの
検出を確実に行うことができる。
トデイレイ回路１２における時定数としきい値と
を適当に設定することによつて、PLLのロツク
状態またはアンロツク状態の判定結果を示す信号
を出力することができる。この信号を利用して、
PCMコーデツク装置等において、全系の動作が
安定に行なわれないとき、信号出力を禁止するこ
とによつて異常な信号の出力を防止し、また
PLL等所要の回路以外の回路について、その動
作を停止させることによつて低電力化を図ること
ができる。本発明のアンロツク検出回路はPLL
におけるロツク状態またはアンロツク状態の判定
をデイジタル的に行うのでその動作が安定である
とともに所望の特性範囲内に入つているか否かの
検出を確実に行うことができる。
第１図は本発明のアンロツク検出回路が適用さ
れ得る系の一例を示すブロツク図、第２図は本発
明のアンロツク検出回路の一実施例の構成を示す
ブロツク図、第３図は第２図の回路における各部
信号を示すタイムチヤートである。 １……系、２……PLL（位相同期ループ）、３
……被制御回路、４……位相比較器、５……ルー
プフイルタ、６……VCO（電圧制御発振器）、７
……分周器、８……タイミング発生部、１１……
オア回路、１２……ゲートデイレイ回路、１３…
…セツトリセツト形ラツチ、１４……DFF（Ｄ形
フリツプフロツプ）。
れ得る系の一例を示すブロツク図、第２図は本発
明のアンロツク検出回路の一実施例の構成を示す
ブロツク図、第３図は第２図の回路における各部
信号を示すタイムチヤートである。 １……系、２……PLL（位相同期ループ）、３
……被制御回路、４……位相比較器、５……ルー
プフイルタ、６……VCO（電圧制御発振器）、７
……分周器、８……タイミング発生部、１１……
オア回路、１２……ゲートデイレイ回路、１３…
…セツトリセツト形ラツチ、１４……DFF（Ｄ形
フリツプフロツプ）。
Claims (1)
- １ 電圧制御発振器の発振出力を分周器によつて
分周して得られた出力パルスと外部よりの入力パ
ルスとを位相比較器によつて位相比較して、入力
パルスの出力パルスに対する位相の進みまたは遅
れの大小に応じてパルス幅が変化する位相進め信
号または位相遅れ信号を発生し、該位相進め信号
と位相遅れ信号とによつて前記電圧制御発振器を
制御して出力パルスの入力パルスに位相同期する
PLLにおいて、前記位相進め信号と位相遅れ信
号との論理和を求めるオア回路と、該オア回路に
て求められた論理和出力におけるパルス幅が一定
値以上のとき出力を発生するゲートデイレイ回路
と、前記オア回路の出力によつてセツトされ前記
ゲートデイレイ回路の出力によつてリセツトされ
るラツチ回路と、該ラツチ回路の出力状態を前記
分周器のクロツク信号によつてラツチするフリツ
プフロツプとを具えたことを特徴とするアンロツ
ク検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56159729A JPS5860831A (ja) | 1981-10-07 | 1981-10-07 | アンロツク検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56159729A JPS5860831A (ja) | 1981-10-07 | 1981-10-07 | アンロツク検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5860831A JPS5860831A (ja) | 1983-04-11 |
| JPH0435929B2 true JPH0435929B2 (ja) | 1992-06-12 |
Family
ID=15699995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56159729A Granted JPS5860831A (ja) | 1981-10-07 | 1981-10-07 | アンロツク検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860831A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047515A (ja) * | 1983-08-26 | 1985-03-14 | Victor Co Of Japan Ltd | 同期引込判別回路 |
| US6404289B1 (en) * | 2000-12-22 | 2002-06-11 | Atheros Communications, Inc. | Synthesizer with lock detector, lock algorithm, extended range VCO, and a simplified dual modulus divider |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5930349B2 (ja) * | 1979-01-23 | 1984-07-26 | 古野電気株式会社 | 同期はずれ検出回路 |
-
1981
- 1981-10-07 JP JP56159729A patent/JPS5860831A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5860831A (ja) | 1983-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806878A (en) | Phase comparator lock detect circuit and a synthesizer using same | |
| US5525935A (en) | High-speed bit synchronizer with multi-stage control structure | |
| US6667663B2 (en) | Phase locked loop circuit | |
| US10491222B2 (en) | Switch between input reference clocks of different frequencies in a phase locked loop (PLL) without phase impact | |
| JPH04364609A (ja) | クロック同期のための遅延ロックループ回路 | |
| US10868550B2 (en) | Cycle slip detection and correction in phase-locked loop | |
| JPS6340370B2 (ja) | ||
| US20050084051A1 (en) | Phase-locked-loop with reduced clock jitter | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| US7676014B2 (en) | Digital lock detector for phase-locked loop | |
| JPH09214333A (ja) | 半導体集積回路 | |
| JPH0435929B2 (ja) | ||
| JPS5957530A (ja) | 位相同期回路 | |
| US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
| JP2531269B2 (ja) | 同期検出方式 | |
| JPH0250655B2 (ja) | ||
| US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
| JPS60160220A (ja) | ドリフト検出回路 | |
| JPH03182119A (ja) | Ｐｌｌロック検出回路 | |
| KR0123182Y1 (ko) | 위상동기 루프회로의 동기시간 최소화장치 | |
| JPH06104743A (ja) | 比較前処理回路及びフェイズ・ロックド・ループ回路 | |
| JPH1098379A (ja) | クロック位相同期回路 | |
| JPS5918894B2 (ja) | デジタル位相同期回路 | |
| JPH0632468B2 (ja) | 同期回路 | |
| JPS6342522A (ja) | 位相同期ル−プ回路 |