JPH0435986B2 - - Google Patents
Info
- Publication number
- JPH0435986B2 JPH0435986B2 JP19207283A JP19207283A JPH0435986B2 JP H0435986 B2 JPH0435986 B2 JP H0435986B2 JP 19207283 A JP19207283 A JP 19207283A JP 19207283 A JP19207283 A JP 19207283A JP H0435986 B2 JPH0435986 B2 JP H0435986B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- semiconductor switching
- switching element
- control signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電力変換装置の制御方法、特に電力制
御用半導体スイツチング素子を流通する電流（以
下主回路電流という）を検出・積分した電流信号
により電力変換装置を制御する方法に関する。
御用半導体スイツチング素子を流通する電流（以
下主回路電流という）を検出・積分した電流信号
により電力変換装置を制御する方法に関する。
本発明は、半導体スイツチング素子のターンオ
フの遅れ（ストレージタイムと制御回路の信号伝
達の遅れの両者を含む）に起因する主回路電流分
を含めて主回路電流の積分を行い、主回路電流と
電流制御信号との対応特性を改善することを目的
とする。ここで、電流制御信号とは、主回路電流
を検出・積分した電流積分値に対する基準値であ
り、この電流制御信号を目標波形とすることによ
り、主回路電流が目標波形となる。
フの遅れ（ストレージタイムと制御回路の信号伝
達の遅れの両者を含む）に起因する主回路電流分
を含めて主回路電流の積分を行い、主回路電流と
電流制御信号との対応特性を改善することを目的
とする。ここで、電流制御信号とは、主回路電流
を検出・積分した電流積分値に対する基準値であ
り、この電流制御信号を目標波形とすることによ
り、主回路電流が目標波形となる。
従来、電力変換装置の主回路電流を検出し、電
流制御信号に対応してパルス幅制御させ出力を得
る時、主回路電流のピーク値、または、上記半導
体スイツチング素子をオンさせる駆動信号発生期
間内の電流積分値に対応させて半導体スイツチン
グ素子をオフさせる駆動信号を発生させ、パルス
幅制御していた。従つて、上記半導体スイツチン
グ素子のターンオフの遅れがあると、実際の主回
路電流と電流制御信号との対応関係が悪く、特に
高周波化し、大幅な電流制御信号の変化に対応さ
せて制御しようとすると、上記ターンオフの遅れ
が無視できなくなり、電力変換装置の制御特性を
低下させるという欠点があつた。
流制御信号に対応してパルス幅制御させ出力を得
る時、主回路電流のピーク値、または、上記半導
体スイツチング素子をオンさせる駆動信号発生期
間内の電流積分値に対応させて半導体スイツチン
グ素子をオフさせる駆動信号を発生させ、パルス
幅制御していた。従つて、上記半導体スイツチン
グ素子のターンオフの遅れがあると、実際の主回
路電流と電流制御信号との対応関係が悪く、特に
高周波化し、大幅な電流制御信号の変化に対応さ
せて制御しようとすると、上記ターンオフの遅れ
が無視できなくなり、電力変換装置の制御特性を
低下させるという欠点があつた。
〔発明の詳細な説明〕
本発明は以上の欠点を全て除去する新規な電力
変換装置の制御方法を提供するものである。
変換装置の制御方法を提供するものである。
第１図は本発明の一実施例を示す図であり、第
２図は第１図の各部の動作波形を示す図である。
２図は第１図の各部の動作波形を示す図である。
第１図において、半導体スイツチング素子１を
通流する第２図ｂに示す主回路電流を電流検出回
路２により検出し、乗算回路３により制御信号、
例えば出力電圧を基準値と比較して出力電圧を一
定に保つように制御する誤差増幅信号（以下
AVR信号という）との乗算値を作り、電圧電流
変換回路４により電流に変換して積分回路５で第
２図ｄに示すように積分し、比較回路６で第２図
ｃに示す電流制御信号と比較する。７は、周期毎
にオンし、第２図ｄに示す電流積分値が第２図ｃ
に示す電流制御信号と等しくなつたときオフする
第２図ａに示す駆動信号を発生するパルス発生回
路であり、該パルス発生回路の発生する駆動信号
により半導体スイツチング素子１を駆動してい
る。また、パルス発生回路は、その発生する駆動
信号のオフに同期して第２図ｅに示す積分リセツ
トパルスを発生し、第２図ｄに示す電流積分値を
リセツトする。このような回路構成になつている
ので、駆動信号がオフでも、電流検出回路２は半
導体スイツチング素子１のターンオフの遅れによ
る電流を検出・積分することができる。従つて、
半導体スイツチング素子１のターンオフの遅れに
よる主回路電流は、次のサイクルのパルス幅決定
で補正され、主回路電流の１サイクルの積分値と
上記電流制御信号とは、上記半導体スイツチング
素子１のターンオフの遅れに拘らず、良い線形性
を保つことができる。即ち、主回路電流は、電流
制御信号の大小に応じて、該電流制御信号と良い
比較関係を保つて制御される。半導体スイツチン
グ素子１がオフすると、第２図ｄに示すように電
流積分値はその値が保持され、そして、パルス発
生回路７により周期毎に半導体スイツチング素子
１をオンさせる第２図ａに示す駆動信号が発生し
て半導体スイツチング素子１がオンすると、積分
回路５は積分を再開し、以下同様の動作を繰り返
す。
通流する第２図ｂに示す主回路電流を電流検出回
路２により検出し、乗算回路３により制御信号、
例えば出力電圧を基準値と比較して出力電圧を一
定に保つように制御する誤差増幅信号（以下
AVR信号という）との乗算値を作り、電圧電流
変換回路４により電流に変換して積分回路５で第
２図ｄに示すように積分し、比較回路６で第２図
ｃに示す電流制御信号と比較する。７は、周期毎
にオンし、第２図ｄに示す電流積分値が第２図ｃ
に示す電流制御信号と等しくなつたときオフする
第２図ａに示す駆動信号を発生するパルス発生回
路であり、該パルス発生回路の発生する駆動信号
により半導体スイツチング素子１を駆動してい
る。また、パルス発生回路は、その発生する駆動
信号のオフに同期して第２図ｅに示す積分リセツ
トパルスを発生し、第２図ｄに示す電流積分値を
リセツトする。このような回路構成になつている
ので、駆動信号がオフでも、電流検出回路２は半
導体スイツチング素子１のターンオフの遅れによ
る電流を検出・積分することができる。従つて、
半導体スイツチング素子１のターンオフの遅れに
よる主回路電流は、次のサイクルのパルス幅決定
で補正され、主回路電流の１サイクルの積分値と
上記電流制御信号とは、上記半導体スイツチング
素子１のターンオフの遅れに拘らず、良い線形性
を保つことができる。即ち、主回路電流は、電流
制御信号の大小に応じて、該電流制御信号と良い
比較関係を保つて制御される。半導体スイツチン
グ素子１がオフすると、第２図ｄに示すように電
流積分値はその値が保持され、そして、パルス発
生回路７により周期毎に半導体スイツチング素子
１をオンさせる第２図ａに示す駆動信号が発生し
て半導体スイツチング素子１がオンすると、積分
回路５は積分を再開し、以下同様の動作を繰り返
す。
次に、この適用例として多相整流器について説
明すると、入力多相交流の各相ごとに電流検出回
路、乗算回路、電圧電流変換回路、積分回路、比
較回路、パルス発生回路、各相の正弦波電圧に対
応した電流制御信号を設け、共通のAVR信号に
より制御することにより、主回路電流が正弦波で
出力が一定な直流を得る多相整流器の制御が可能
となる。このような電力変換装置にあつては、半
導体スイツチング素子のパルス幅、主回路電流
は、入力相電圧に応じて零から最大値迄大幅に変
化し、主回路電流の積分値は非常に大きく変化す
ることとなるが、前述したように、主回路電流の
検出値とAVR信号との乗算値を積分した値、即
ち上記積分回路の出力を電流制御信号に対してほ
ぼ一定な傾きの波形に保つことができるため、電
流制御信号との正確な比較が容易に実現できる。
明すると、入力多相交流の各相ごとに電流検出回
路、乗算回路、電圧電流変換回路、積分回路、比
較回路、パルス発生回路、各相の正弦波電圧に対
応した電流制御信号を設け、共通のAVR信号に
より制御することにより、主回路電流が正弦波で
出力が一定な直流を得る多相整流器の制御が可能
となる。このような電力変換装置にあつては、半
導体スイツチング素子のパルス幅、主回路電流
は、入力相電圧に応じて零から最大値迄大幅に変
化し、主回路電流の積分値は非常に大きく変化す
ることとなるが、前述したように、主回路電流の
検出値とAVR信号との乗算値を積分した値、即
ち上記積分回路の出力を電流制御信号に対してほ
ぼ一定な傾きの波形に保つことができるため、電
流制御信号との正確な比較が容易に実現できる。
また本発明の電力変換装置の制御方法は、電力
変換装置を複数台並列運転し、各電力変換装置の
主回路電流を目標値または目標波形に保ちなが
ら、総出力を制御するときに有効な手段となる。
変換装置を複数台並列運転し、各電力変換装置の
主回路電流を目標値または目標波形に保ちなが
ら、総出力を制御するときに有効な手段となる。
以上述べたように本発明は、少なくとも１つの
半導体スイツチング素子を介して、該半導体スイ
ツチング素子の導通幅に対応する電力を入力から
出力に伝達する電力変換装置において、上記半導
体スイツチング素子を通流する電流を検出・積分
して得られた電流積分値と電流制御信号とを比較
して、上記電流積分値が電流制御信号と等しくな
つたとき、上記半導体スイツチング素子をオフさ
せる駆動信号を発生すると共に、上記電流積分値
をリセツトして、上記半導体スイツチング素子の
ターンオフの遅れによる電流を検出・積分するこ
とにより、上記電流制御信号に対応して上記半導
体スイツチング素子の導通幅を制御することを特
徴とする電力変換装置の制御方法である。本発明
はこのような特徴を有するので、主回路電流波形
が改善された多相整流器やDC−DCコンバータの
バランス制御等の電力変換装置の制御に適用し
て、半導体スイツチング素子のターンオフの遅れ
を補正制御することができ、高精度な制御手段を
提供することができる。
半導体スイツチング素子を介して、該半導体スイ
ツチング素子の導通幅に対応する電力を入力から
出力に伝達する電力変換装置において、上記半導
体スイツチング素子を通流する電流を検出・積分
して得られた電流積分値と電流制御信号とを比較
して、上記電流積分値が電流制御信号と等しくな
つたとき、上記半導体スイツチング素子をオフさ
せる駆動信号を発生すると共に、上記電流積分値
をリセツトして、上記半導体スイツチング素子の
ターンオフの遅れによる電流を検出・積分するこ
とにより、上記電流制御信号に対応して上記半導
体スイツチング素子の導通幅を制御することを特
徴とする電力変換装置の制御方法である。本発明
はこのような特徴を有するので、主回路電流波形
が改善された多相整流器やDC−DCコンバータの
バランス制御等の電力変換装置の制御に適用し
て、半導体スイツチング素子のターンオフの遅れ
を補正制御することができ、高精度な制御手段を
提供することができる。
第１図は本発明の一実施例を示す図であり、第
２図は第１図の各部の動作波形を示す図である。 １……半導体スイツチング素子、２……電流検
出回路、３……乗算回路、４……電圧電流変換回
路、５……積分回路、６……比較回路、７……パ
ルス発生回路。
２図は第１図の各部の動作波形を示す図である。 １……半導体スイツチング素子、２……電流検
出回路、３……乗算回路、４……電圧電流変換回
路、５……積分回路、６……比較回路、７……パ
ルス発生回路。
Claims (1)
- １ 少なくとも１つの半導体スイツチング素子を
介して、該半導体スイツチング素子の導通幅に対
応する電力を入力から出力に伝達する電力変換装
置において、上記半導体スイツチング素子を通流
する電流を検出・積分して得られた電流積分値と
電流制御信号とを比較して、上記電流積分値が電
流制御信号と等しくなつたとき、上記半導体スイ
ツチング素子をオフさせる駆動信号を発生すると
共に、上記電流積分値をリセツトして、上記半導
体スイツチング素子のターンオフの遅れによる電
流を検出・積分することにより、上記電流制御信
号に対応して上記半導体スイツチング素子の導通
幅を制御することを特徴とする電力変換装置の制
御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19207283A JPS6084967A (ja) | 1983-10-14 | 1983-10-14 | 電力交換装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19207283A JPS6084967A (ja) | 1983-10-14 | 1983-10-14 | 電力交換装置の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6084967A JPS6084967A (ja) | 1985-05-14 |
| JPH0435986B2 true JPH0435986B2 (ja) | 1992-06-12 |
Family
ID=16285161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19207283A Granted JPS6084967A (ja) | 1983-10-14 | 1983-10-14 | 電力交換装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084967A (ja) |
-
1983
- 1983-10-14 JP JP19207283A patent/JPS6084967A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6084967A (ja) | 1985-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4855652A (en) | Speed control apparatus for a brushless direct current motor | |
| EP0524398B1 (en) | Circuit for controlling output current balance between parallel driven PWM-type power inverting units | |
| US4459534A (en) | Method for controlling induction motor and apparatus therefor | |
| US4364109A (en) | Control device of inverters | |
| KR900007696B1 (ko) | 교류전동기의 구동장치 | |
| US20060055385A1 (en) | Switching power supply control | |
| JPH09201058A (ja) | Ａｃ／ｄｃ変換装置 | |
| JPS6115669B2 (ja) | ||
| US4246528A (en) | System for controlling alternating current motors | |
| JP2862322B2 (ja) | 電源装置 | |
| JPH0435986B2 (ja) | ||
| JP2005176532A (ja) | ディジタル式直流電源制御装置及び方法 | |
| JP3120915B2 (ja) | インバータ制御装置 | |
| JPH11136929A (ja) | Ｄｃ／ｄｃコンバータ装置 | |
| JP2009284674A (ja) | スイッチング電源装置 | |
| JPH10155273A (ja) | スイッチングモード整流回路 | |
| JP2637178B2 (ja) | 電力変換装置 | |
| SU1617563A1 (ru) | Стабилизирующий конвертор | |
| JPS648540B2 (ja) | ||
| JPH0467435B2 (ja) | ||
| JPH06101934B2 (ja) | 交流電源制御方式 | |
| JP2644255B2 (ja) | インバータの制御方法 | |
| JP2819618B2 (ja) | アーク加工用電源装置 | |
| JP3252625B2 (ja) | Ｐｗｍインバータのオン遅延時間補償方法 | |
| US4426678A (en) | D.C. to D.C. converter |