JPH0467435B2 - - Google Patents
Info
- Publication number
- JPH0467435B2 JPH0467435B2 JP59124747A JP12474784A JPH0467435B2 JP H0467435 B2 JPH0467435 B2 JP H0467435B2 JP 59124747 A JP59124747 A JP 59124747A JP 12474784 A JP12474784 A JP 12474784A JP H0467435 B2 JPH0467435 B2 JP H0467435B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- switching element
- semiconductor switching
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体スイツチング素子を高周波変換
周波数でパルス幅変調して制御された出力を得る
電力変換装置の制御方法に関する。
周波数でパルス幅変調して制御された出力を得る
電力変換装置の制御方法に関する。
第３図は従来の電力変換装置の制御方法を示す
図であり、第４図は第３図の各部の動作波形を示
す図である。第３図において、電力変換装置の出
力から誤差増幅器１を介して得られた出力誤差信
号を比較回路入力信号S1とし、該比較回路入力信
号S1とパルス幅制御基準信号S2とを比較回路２で
比較し、第４図に示すように上記比較回路入力信
号S1とパルス幅制御基準信号S2とが一致したとき
に比較回路２はパルス発生器３に信号を送付す
る。この信号が印加されるとパルス発生回路３は
半導体スイツチング素子４へオフ信号S3を送付
し、該半導体スイツチング素子４をオフする。し
かしこの従来の電力変換装置の制御方法では電力
変換装置の出力又は検出系統にノイズ等が発生し
た場合には、誤差増幅器１を介して比較回路入力
信号S1にノイズ等が重畳し、電力変換装置を誤動
作させる原因となる。また、このノイズ等を除去
する為に、抵抗及びコンデンサからなるフイルタ
（図示せず）を誤差増幅器１、比較回路２間に挿
入すると、電力変換装置の高速応答性が保持でき
なくなるという欠点があつた。
図であり、第４図は第３図の各部の動作波形を示
す図である。第３図において、電力変換装置の出
力から誤差増幅器１を介して得られた出力誤差信
号を比較回路入力信号S1とし、該比較回路入力信
号S1とパルス幅制御基準信号S2とを比較回路２で
比較し、第４図に示すように上記比較回路入力信
号S1とパルス幅制御基準信号S2とが一致したとき
に比較回路２はパルス発生器３に信号を送付す
る。この信号が印加されるとパルス発生回路３は
半導体スイツチング素子４へオフ信号S3を送付
し、該半導体スイツチング素子４をオフする。し
かしこの従来の電力変換装置の制御方法では電力
変換装置の出力又は検出系統にノイズ等が発生し
た場合には、誤差増幅器１を介して比較回路入力
信号S1にノイズ等が重畳し、電力変換装置を誤動
作させる原因となる。また、このノイズ等を除去
する為に、抵抗及びコンデンサからなるフイルタ
（図示せず）を誤差増幅器１、比較回路２間に挿
入すると、電力変換装置の高速応答性が保持でき
なくなるという欠点があつた。
本発明は以上の欠点を除去するために高周波変
換周波数の周期毎にほぼ１周期にわたつて出力誤
差信号を積分し、該積分値をホールドし、該ホー
ルド値とパルス幅制御基準信号とを比較して半導
体スイツチング素子のパルス幅を制御することを
特徴とする電力変換装置の制御方法を提供するも
のである。
換周波数の周期毎にほぼ１周期にわたつて出力誤
差信号を積分し、該積分値をホールドし、該ホー
ルド値とパルス幅制御基準信号とを比較して半導
体スイツチング素子のパルス幅を制御することを
特徴とする電力変換装置の制御方法を提供するも
のである。
第１図は本発明の一実施例を示す図であり、第
２図は第１図の各部の動作波形を示す図である。
第１図において、電力変換装置の出力から誤差増
幅器１を介して得られた出力誤差信号を電圧電流
変換回路５により電流に変換して積分回路６でほ
ぼ１周期にわたつて積分し、該積分値をパルス発
生器３からのホールドパルス信号S4によりホール
ド回路７でホールドし、得られたホールド値を比
較回路入力信号S1とし、該比較回路入力信号S1と
パルス幅制御基準信号S2とを比較回路２で比較
し、第２図に示すように上記比較回路入力信号S1
とパルス幅制御基準信号S2とが一致したときに比
較回路２はパルス発生回路３に信号を送付する。
この信号が印加されるとパルス発生器３は半導体
スイツチング素子４へオフ信号S3を送付し、該半
導体スイツチング素子４をオフする。一方上記ホ
ールド回路７で上記積分値がホールドされた直後
にパルス発生器３から積分回路６に積分リセツト
パルス信号S5が送付され積分回路６がリセツトさ
れ、再びほぼ１周期にわたつて積分されることと
なる。このような電力変換装置の制御方法にあつ
ては、電力変換装置の出力又は検出系統にノイズ
が発生しても、ノイズは変換周期で平均化される
のでノイズの影響を少なくでき、またスイツチン
グによるリツプル成分の影響をなくすことができ
る。更に以上のことを高速応答性を保持しながら
できる。
２図は第１図の各部の動作波形を示す図である。
第１図において、電力変換装置の出力から誤差増
幅器１を介して得られた出力誤差信号を電圧電流
変換回路５により電流に変換して積分回路６でほ
ぼ１周期にわたつて積分し、該積分値をパルス発
生器３からのホールドパルス信号S4によりホール
ド回路７でホールドし、得られたホールド値を比
較回路入力信号S1とし、該比較回路入力信号S1と
パルス幅制御基準信号S2とを比較回路２で比較
し、第２図に示すように上記比較回路入力信号S1
とパルス幅制御基準信号S2とが一致したときに比
較回路２はパルス発生回路３に信号を送付する。
この信号が印加されるとパルス発生器３は半導体
スイツチング素子４へオフ信号S3を送付し、該半
導体スイツチング素子４をオフする。一方上記ホ
ールド回路７で上記積分値がホールドされた直後
にパルス発生器３から積分回路６に積分リセツト
パルス信号S5が送付され積分回路６がリセツトさ
れ、再びほぼ１周期にわたつて積分されることと
なる。このような電力変換装置の制御方法にあつ
ては、電力変換装置の出力又は検出系統にノイズ
が発生しても、ノイズは変換周期で平均化される
のでノイズの影響を少なくでき、またスイツチン
グによるリツプル成分の影響をなくすことができ
る。更に以上のことを高速応答性を保持しながら
できる。
第５図は本発明の他の一実施例を示す図であ
り、三相入力電源より、各相の入力電流を正弦波
状に保ちつつ直流出力を得る電力変換装置であ
る。第６図は第５図の各部の動作波形を示す図で
ある。第５図において、電力変換装置の出力から
誤差増幅器１を介して得られた電圧を電圧電流変
換回路５により電流に変換して積分回路６でほぼ
１周期にわたつて積分し、該積分値をパルス発生
器３からのホールドパルス信号S4によりホールド
回路７でホールドする。一方上記ホールド回路７
で上記積分値がホールドされた直後にパルス発生
器３から積分回路６に積分リセツトパルス信号S5
が送付され、積分回路６はリセツトされ、再びほ
ぼ１周期にわたつて積分されることとなる。次に
高周波コンバータ８の半導体スイツチング素子を
通流する主回路電流を電流検出回路９により検出
し、乗算器１０により上記ホールド値との乗算値
を得、電圧電流変換回路１１により電流に変換し
てゲート回路１２（Ｕ、Ｖ、Ｗ）がゲートされて
いる期間のみ積分回路１３（Ｕ、Ｖ、Ｗ）で積分
し、該積分値を比較回路入力信号S1(U、V、W)と
し、該比較回路入力信号S1(U、V、W)とパルス幅制
御基準信号S2(U、V、W)とを比較回路２（Ｕ、Ｖ、
Ｗ）で比較し、第６図に示すように上記比較回路
入力信号S1(U、V、W)と電流基準信号S2(U、V、W)と
が一致したときに比較回路２（Ｕ、Ｖ、Ｗ）はパ
ルス発生回路３に信号を送付する。この信号が印
加されるとパルス発生回路３は高周波インバータ
８の半導体スイツチング素子へオフ信号
S3(U、V、W)を送付して該半導体スイツチング素子
をオフし、同時に積分回路１３（Ｕ、Ｖ、Ｗ）に
リセツトパルス信号S6(U、V、W)を送付して該積分
回路１３（Ｕ、Ｖ、Ｗ）を瞬時にリセツトする。
ゲート回路１２（Ｕ、Ｖ、Ｗ）は対応する高周波
コンバータ８の半導体スイツチング素子が導通し
ている間ゲートする。該半導体スイツチング素子
は上記比較回路２（Ｕ、Ｖ、Ｗ）が信号を発生し
てから制御回路の遅れ、上記半導体スイツチング
素子のストレージタイム等による遅れで暫く導通
するが、この電流を上述の動作にて積分回路１３
（Ｕ、Ｖ、Ｗ）に電流積分値として取り込む。従
つてターンオフの遅れによる電流は次のサイクル
のパルス幅決定で補正され、上記半導体スイツチ
ング素子を通流する電流の１サイクルの積分値と
電流基準制御信号S2(U、V、W)とは上記半導体スイ
ツチング素子のターンオフやオフ信号の遅れに拘
わらず良い線形性を保つことができる。即ち電流
基準制御信号S2(U、V、W)の大小に応じて主回路電
流を良い比例関係を保つて制御することができ
る。第５図の実施例は電力変換装置の電力制御と
して２つの制御入力即ち出力誤差制御信号と電流
基準制御信号を持ち、いずれにしても電力制御が
可能であるが電力変換装置が２つの制御目標を持
つ時特に有効である。他は第１図の実施例で述べ
たのとほぼ同様の効果がある。尚、１４（Ｕ、
Ｖ、Ｗ）はゲート回路１２（Ｕ、Ｖ、Ｗ）、積分
回路１３（Ｕ、Ｖ、Ｗ）及び比較回路２（Ｕ、
Ｖ、Ｗ）からなる積分比較回路である。
り、三相入力電源より、各相の入力電流を正弦波
状に保ちつつ直流出力を得る電力変換装置であ
る。第６図は第５図の各部の動作波形を示す図で
ある。第５図において、電力変換装置の出力から
誤差増幅器１を介して得られた電圧を電圧電流変
換回路５により電流に変換して積分回路６でほぼ
１周期にわたつて積分し、該積分値をパルス発生
器３からのホールドパルス信号S4によりホールド
回路７でホールドする。一方上記ホールド回路７
で上記積分値がホールドされた直後にパルス発生
器３から積分回路６に積分リセツトパルス信号S5
が送付され、積分回路６はリセツトされ、再びほ
ぼ１周期にわたつて積分されることとなる。次に
高周波コンバータ８の半導体スイツチング素子を
通流する主回路電流を電流検出回路９により検出
し、乗算器１０により上記ホールド値との乗算値
を得、電圧電流変換回路１１により電流に変換し
てゲート回路１２（Ｕ、Ｖ、Ｗ）がゲートされて
いる期間のみ積分回路１３（Ｕ、Ｖ、Ｗ）で積分
し、該積分値を比較回路入力信号S1(U、V、W)と
し、該比較回路入力信号S1(U、V、W)とパルス幅制
御基準信号S2(U、V、W)とを比較回路２（Ｕ、Ｖ、
Ｗ）で比較し、第６図に示すように上記比較回路
入力信号S1(U、V、W)と電流基準信号S2(U、V、W)と
が一致したときに比較回路２（Ｕ、Ｖ、Ｗ）はパ
ルス発生回路３に信号を送付する。この信号が印
加されるとパルス発生回路３は高周波インバータ
８の半導体スイツチング素子へオフ信号
S3(U、V、W)を送付して該半導体スイツチング素子
をオフし、同時に積分回路１３（Ｕ、Ｖ、Ｗ）に
リセツトパルス信号S6(U、V、W)を送付して該積分
回路１３（Ｕ、Ｖ、Ｗ）を瞬時にリセツトする。
ゲート回路１２（Ｕ、Ｖ、Ｗ）は対応する高周波
コンバータ８の半導体スイツチング素子が導通し
ている間ゲートする。該半導体スイツチング素子
は上記比較回路２（Ｕ、Ｖ、Ｗ）が信号を発生し
てから制御回路の遅れ、上記半導体スイツチング
素子のストレージタイム等による遅れで暫く導通
するが、この電流を上述の動作にて積分回路１３
（Ｕ、Ｖ、Ｗ）に電流積分値として取り込む。従
つてターンオフの遅れによる電流は次のサイクル
のパルス幅決定で補正され、上記半導体スイツチ
ング素子を通流する電流の１サイクルの積分値と
電流基準制御信号S2(U、V、W)とは上記半導体スイ
ツチング素子のターンオフやオフ信号の遅れに拘
わらず良い線形性を保つことができる。即ち電流
基準制御信号S2(U、V、W)の大小に応じて主回路電
流を良い比例関係を保つて制御することができ
る。第５図の実施例は電力変換装置の電力制御と
して２つの制御入力即ち出力誤差制御信号と電流
基準制御信号を持ち、いずれにしても電力制御が
可能であるが電力変換装置が２つの制御目標を持
つ時特に有効である。他は第１図の実施例で述べ
たのとほぼ同様の効果がある。尚、１４（Ｕ、
Ｖ、Ｗ）はゲート回路１２（Ｕ、Ｖ、Ｗ）、積分
回路１３（Ｕ、Ｖ、Ｗ）及び比較回路２（Ｕ、
Ｖ、Ｗ）からなる積分比較回路である。
第５図の実施例では、複数個のスイツチング素
子を時分割で制御しているが、回路方式により複
数個のスイツチング素子を同時につまり多重制御
しても同様の効果がある。
子を時分割で制御しているが、回路方式により複
数個のスイツチング素子を同時につまり多重制御
しても同様の効果がある。
〔発明の効果〕
以上述べたように本発明は高周波変換周波数の
周期毎に出力誤差信号をほぼ１周期にわたつて積
分し、該積分値をホールドし、該ホールド値とパ
ルス幅制御基準信号とを比較して半導体スイツチ
ング素子のパルス幅を制御することを特徴とする
電力変換装置の制御方法である。本発明はこのよ
うな特徴を有するので高速応答性を保ちつつ、ノ
イズの影響を少なくし、また変換周期のリツプル
の影響をなくすことができる。また、複数個の半
導体スイツチング素子を制御する場合には各半導
体スイツチング素子間の制御バランスが良くな
る。
周期毎に出力誤差信号をほぼ１周期にわたつて積
分し、該積分値をホールドし、該ホールド値とパ
ルス幅制御基準信号とを比較して半導体スイツチ
ング素子のパルス幅を制御することを特徴とする
電力変換装置の制御方法である。本発明はこのよ
うな特徴を有するので高速応答性を保ちつつ、ノ
イズの影響を少なくし、また変換周期のリツプル
の影響をなくすことができる。また、複数個の半
導体スイツチング素子を制御する場合には各半導
体スイツチング素子間の制御バランスが良くな
る。
第１図は本発明の一実施例を示す図、第２図は
第１図の各部の動作波形を示す図、第３図は従来
の電力変換装置の制御方法を示す図、第４図は第
３図の各部の動作波形を示す図、第５図は本発明
の他の一実施例を示す図、第６図は第５図の各部
の動作波形を示す図である。 １……誤差増幅器、２……比較回路、３……パ
ルス発生器、４……半導体スイツチング素子、
５，１１……電圧電流変換回路、６，１３……積
分回路、７……ホールド回路、８……高周波コン
バータ、９……電流検出回路、１０……乗算器、
１２……ゲート回路、１４……積分比較回路。
第１図の各部の動作波形を示す図、第３図は従来
の電力変換装置の制御方法を示す図、第４図は第
３図の各部の動作波形を示す図、第５図は本発明
の他の一実施例を示す図、第６図は第５図の各部
の動作波形を示す図である。 １……誤差増幅器、２……比較回路、３……パ
ルス発生器、４……半導体スイツチング素子、
５，１１……電圧電流変換回路、６，１３……積
分回路、７……ホールド回路、８……高周波コン
バータ、９……電流検出回路、１０……乗算器、
１２……ゲート回路、１４……積分比較回路。
Claims (1)
- １ 少なくとも１つの半導体スイツチング素子を
高周波変換周波数でスイツチングし、出力誤差信
号によりパルス幅変調して制御された出力を得る
電力変換装置の制御方法において、上記高周波変
換周波数の周期毎に略１周期にわたつて上記出力
誤差信号を積分し、該積分値をホールドし、該ホ
ールド値とパルス幅制御基準信号とを比較して上
記半導体スイツチング素子のパルス幅を制御する
ことを特徴とする電力変換装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124747A JPS614470A (ja) | 1984-06-18 | 1984-06-18 | 電力変換装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124747A JPS614470A (ja) | 1984-06-18 | 1984-06-18 | 電力変換装置の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS614470A JPS614470A (ja) | 1986-01-10 |
| JPH0467435B2 true JPH0467435B2 (ja) | 1992-10-28 |
Family
ID=14893105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59124747A Granted JPS614470A (ja) | 1984-06-18 | 1984-06-18 | 電力変換装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS614470A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6443668A (en) * | 1987-08-08 | 1989-02-15 | Kenzai Kako Kk | Method of cut-off construction of concrete wall |
-
1984
- 1984-06-18 JP JP59124747A patent/JPS614470A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS614470A (ja) | 1986-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511827A (en) | Apparatus for driving a polyphase brushless motor with a suppressed torque ripple | |
| US4906860A (en) | Control device for active filter | |
| KR900007696B1 (ko) | 교류전동기의 구동장치 | |
| JPS6115669B2 (ja) | ||
| JPH10132870A (ja) | コンバータ内電流測定装置 | |
| US4246528A (en) | System for controlling alternating current motors | |
| JPH0467435B2 (ja) | ||
| JP2001161069A (ja) | 電力変換器の制御装置 | |
| JPH01136568A (ja) | 電力変換装置の制御回路 | |
| JP2943323B2 (ja) | Ｐｗｍインバータの出力電流検出方法 | |
| JP3120915B2 (ja) | インバータ制御装置 | |
| JPH049036B2 (ja) | ||
| JP2803151B2 (ja) | 電源装置 | |
| JPH023208B2 (ja) | ||
| JPS5815492A (ja) | パルス幅制御変換器の制御方法 | |
| JP2637178B2 (ja) | 電力変換装置 | |
| JPS6232716B2 (ja) | ||
| JP3011965B2 (ja) | パルス幅変調回路の故障診断装置 | |
| JPS6252560B2 (ja) | ||
| JPH0435986B2 (ja) | ||
| JPS648540B2 (ja) | ||
| JP3252625B2 (ja) | Ｐｗｍインバータのオン遅延時間補償方法 | |
| JP3024709B2 (ja) | 電流形インバータ | |
| JPH066717Y2 (ja) | インバ−タの出力電圧制御回路 | |
| JPS6027268B2 (ja) | ゲ−ト制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |