JPH04360472A - オートフォーカス制御回路 - Google Patents
オートフォーカス制御回路Info
- Publication number
- JPH04360472A JPH04360472A JP3136430A JP13643091A JPH04360472A JP H04360472 A JPH04360472 A JP H04360472A JP 3136430 A JP3136430 A JP 3136430A JP 13643091 A JP13643091 A JP 13643091A JP H04360472 A JPH04360472 A JP H04360472A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- outputs
- output
- video signal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009825 accumulation Methods 0.000 claims description 38
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 239000000284 extract Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はオートフォーカス制御回
路に関し、特に、ＶＴＲカメラおよび電子スチールカメ
ラ等において用いられる、ディジタル処理によるオート
フォーカス制御回路に関する。
路に関し、特に、ＶＴＲカメラおよび電子スチールカメ
ラ等において用いられる、ディジタル処理によるオート
フォーカス制御回路に関する。
【０００２】
【従来の技術】従来の、この種のオートフォーカス制御
回路は、図５に１例のブロック図が示されるように、高
域フィルタ２４、積分回路２５、比較回路２６、カウン
タ制御回路２７およびカウンタ２８を備えて構成されて
おり、映像信号入力端子６７より入力される映像信号は
、高域フィルタ２４に入力されて周波数の高域成分が抽
出された後、積分回路２５に入力されて画像の１フィー
ルドの期間積分される。この積分回路２５の出力は比較
回路２６の一方の入力端に入力されるが、比較回路２６
の他方の入力端には、カウンタ２８の出力が入力されて
おり、比較回路２６においては、これらの二つの出力の
レベルが比較され、その比較出力は、カウンタ制御回路
２７に入力される。この比較回路２６における比較結果
において、積分回路２５の出力レベルの方がカウンタ２
８の出力レベルよりも大きい場合には、カウンタ２８を
アップカウントする制御信号がカウンタ制御回路２７よ
り出力され、積分回路２５の出力レベルとカウンタ２８
の出力レベルとが等しい場合には、カウンタ２８をホー
ルドする制御信号がカウンタ制御回路２７より出力され
、また、それ以外の場合には、カウンタ２８をダウンカ
ウントする制御信号がカウンタ制御回路２７より出力さ
れてカウンタ２８に入力される。即ち、カウンタ制御回
路２７の制御信号により、カウンタ２８からは、アップ
カウント、ホールドおよびダウンカウントの何れかの出
力が、制御出力端子６８を介して出力される。
回路は、図５に１例のブロック図が示されるように、高
域フィルタ２４、積分回路２５、比較回路２６、カウン
タ制御回路２７およびカウンタ２８を備えて構成されて
おり、映像信号入力端子６７より入力される映像信号は
、高域フィルタ２４に入力されて周波数の高域成分が抽
出された後、積分回路２５に入力されて画像の１フィー
ルドの期間積分される。この積分回路２５の出力は比較
回路２６の一方の入力端に入力されるが、比較回路２６
の他方の入力端には、カウンタ２８の出力が入力されて
おり、比較回路２６においては、これらの二つの出力の
レベルが比較され、その比較出力は、カウンタ制御回路
２７に入力される。この比較回路２６における比較結果
において、積分回路２５の出力レベルの方がカウンタ２
８の出力レベルよりも大きい場合には、カウンタ２８を
アップカウントする制御信号がカウンタ制御回路２７よ
り出力され、積分回路２５の出力レベルとカウンタ２８
の出力レベルとが等しい場合には、カウンタ２８をホー
ルドする制御信号がカウンタ制御回路２７より出力され
、また、それ以外の場合には、カウンタ２８をダウンカ
ウントする制御信号がカウンタ制御回路２７より出力さ
れてカウンタ２８に入力される。即ち、カウンタ制御回
路２７の制御信号により、カウンタ２８からは、アップ
カウント、ホールドおよびダウンカウントの何れかの出
力が、制御出力端子６８を介して出力される。
【０００３】このようにして、映像信号入力端子６７よ
り入力される映像信号の高域周波数成分の１フィールド
期間の積分結果が最大となる時のカウント値が、制御出
力端子６８を介して出力される。一般にオートフォーカ
スにおいては、合焦点において映像信号の高域周波数成
分が大きくなるという性質があり、従来は、この性質を
利用してオートフォーカス機能が実現されている。
り入力される映像信号の高域周波数成分の１フィールド
期間の積分結果が最大となる時のカウント値が、制御出
力端子６８を介して出力される。一般にオートフォーカ
スにおいては、合焦点において映像信号の高域周波数成
分が大きくなるという性質があり、従来は、この性質を
利用してオートフォーカス機能が実現されている。
【０００４】
【発明が解決しようとする課題】上述した従来のオート
フォーカス制御回路においては、映像信号の高域周波数
成分を常時積分しているために、当該映像信号の１フィ
ールド全体のみにおいて有効であり、例えば、被写体が
小さい場合のように、画面の特定部分のみに対するピン
ト合わせをするような場合には不都合が生じるという欠
点がある。
フォーカス制御回路においては、映像信号の高域周波数
成分を常時積分しているために、当該映像信号の１フィ
ールド全体のみにおいて有効であり、例えば、被写体が
小さい場合のように、画面の特定部分のみに対するピン
ト合わせをするような場合には不都合が生じるという欠
点がある。
【０００５】また、アップカウント、ホールドおよびダ
ウンカウント等を出力するカウンタにおいては、映像信
号の１フィールド期間に最多でも１カウントしか変化し
ないため、合焦点に至るまでに時間を要するという欠点
がある。
ウンカウント等を出力するカウンタにおいては、映像信
号の１フィールド期間に最多でも１カウントしか変化し
ないため、合焦点に至るまでに時間を要するという欠点
がある。
【０００６】
【課題を解決するための手段】第１の発明のオートフォ
ーカス制御回路は、所定の映像信号入力に対応して機能
する、表示画面に対するオートフォーカス制御回路にお
いて、所定のクロックを入力してカウントし、水平位置
座標ｘを出力する水平カウンタと、所定の水平同期信号
を入力してカウントし、垂直位置座標ｙを出力する垂直
カウンタと、前記水平位置座標ｘならびに垂直位置座標
ｙと、前記表示画面における始点座標（Ｘ１ 、Ｙ１
）ならびに終点座標（Ｘ２ 、Ｙ２ ）を含む表示領域
を指定する領域指定信号とを入力して、（Ｘ１ 、Ｙ１
）≦（ｘ、ｙ）≦（Ｘ２、Ｙ２ ）の関係の成立つ表
示領域においてのみ、“Ｈ”レベルを出力する制御回路
と、前記映像信号と、前記制御回路の出力レベルとを入
力して、両者の論理積をとるＡＮＤ回路と、前記ＡＮＤ
回路から出力される映像信号と前記クロックとを入力し
て、当該映像信号の高域成分を抽出して出力する高域フ
ィルタと、前記高域フィルタから出力される映像信号を
絶対値化して出力する絶対値化回路と、前記絶対値化回
路の出力と前記クロックとを入力して、前記映像信号の
１フィールドの期間、前記絶対値化回路の出力を累算し
、１フィールドの期間ごとに、当該累算結果を出力する
累算回路と、前記累算回路から出力される累算結果と前
記垂直同期信号とを入力し、１フィールドの期間の間、
前記累算結果を保持するデータラッチと、前記累算回路
から出力される累算結果より、前記データラッチから出
力される１フィールド前の累算結果を減算して出力する
減算器と、を備えて構成される。
ーカス制御回路は、所定の映像信号入力に対応して機能
する、表示画面に対するオートフォーカス制御回路にお
いて、所定のクロックを入力してカウントし、水平位置
座標ｘを出力する水平カウンタと、所定の水平同期信号
を入力してカウントし、垂直位置座標ｙを出力する垂直
カウンタと、前記水平位置座標ｘならびに垂直位置座標
ｙと、前記表示画面における始点座標（Ｘ１ 、Ｙ１
）ならびに終点座標（Ｘ２ 、Ｙ２ ）を含む表示領域
を指定する領域指定信号とを入力して、（Ｘ１ 、Ｙ１
）≦（ｘ、ｙ）≦（Ｘ２、Ｙ２ ）の関係の成立つ表
示領域においてのみ、“Ｈ”レベルを出力する制御回路
と、前記映像信号と、前記制御回路の出力レベルとを入
力して、両者の論理積をとるＡＮＤ回路と、前記ＡＮＤ
回路から出力される映像信号と前記クロックとを入力し
て、当該映像信号の高域成分を抽出して出力する高域フ
ィルタと、前記高域フィルタから出力される映像信号を
絶対値化して出力する絶対値化回路と、前記絶対値化回
路の出力と前記クロックとを入力して、前記映像信号の
１フィールドの期間、前記絶対値化回路の出力を累算し
、１フィールドの期間ごとに、当該累算結果を出力する
累算回路と、前記累算回路から出力される累算結果と前
記垂直同期信号とを入力し、１フィールドの期間の間、
前記累算結果を保持するデータラッチと、前記累算回路
から出力される累算結果より、前記データラッチから出
力される１フィールド前の累算結果を減算して出力する
減算器と、を備えて構成される。
【０００７】また、第２の発明のオートフーカス制御回
路は、所定の映像信号に対応して機能する、表示画面に
対するオートフォーカス制御回路において、所定のクロ
ックを入力してカウントし、水平位置座標ｘを出力する
水平カウンタと、所定の水平同期信号を入力してカウン
トし、垂直位置座標ｙを出力する垂直カウンタと、前記
水平位置座標ｘならびに垂直位置座標ｙと、前記表示画
面における始点座標（Ｘ１ 、Ｙ１ ）ならびに終点座
標（Ｘ２ 、Ｙ２ ）を含む表示領域を指定する領域指
定信号とを入力して、（Ｘ１ 、Ｙ１ ）≦（ｘ、ｙ）
≦（Ｘ２ 、Ｙ２）の関係の成立つ表示領域においての
み、“Ｈ”レベルを出力する制御回路と、前記映像信号
と、前記制御回路の出力レベルとを入力して、両者の論
理積を出力する第１のＡＮＤ回路と、前記第１のＡＮＤ
回路から出力される映像信号と前記クロックとを入力し
て、当該映像信号の高域成分を抽出して出力する高域フ
ィルタと、前記高域フィルタから出力される映像信号を
絶対値化して出力する絶対値化回路と、前記絶対値化回
路の出力と前記第１のＡＮＤ回路の出力とを入力して、
所定のモード切替信号を介して、何れか一方の出力を選
択して出力するスイッチ回路と、前記スイッチ回路の出
力と前記クロックとを入力して、前記映像信号の１フィ
ールドの期間、前記絶対値化回路の出力を累算し、１フ
ィールドの期間ごとに、当該累算結果を出力する累算回
路と、前記累算回路から出力される累算結果と前記モー
ド切替信号とを入力して、両者の論理積を出力する第２
のＡＮＤ回路と、前記第２のＡＮＤ回路の出力と前記垂
直同期信号とを入力し、１フィールドの期間の間、前記
第２のＡＮＤ回路の出力を保持するデータラッチと、前
記累算回路から出力される累算結果より、前記データラ
ッチの出力を減算して出力する減算器と、を備えて構成
される。
路は、所定の映像信号に対応して機能する、表示画面に
対するオートフォーカス制御回路において、所定のクロ
ックを入力してカウントし、水平位置座標ｘを出力する
水平カウンタと、所定の水平同期信号を入力してカウン
トし、垂直位置座標ｙを出力する垂直カウンタと、前記
水平位置座標ｘならびに垂直位置座標ｙと、前記表示画
面における始点座標（Ｘ１ 、Ｙ１ ）ならびに終点座
標（Ｘ２ 、Ｙ２ ）を含む表示領域を指定する領域指
定信号とを入力して、（Ｘ１ 、Ｙ１ ）≦（ｘ、ｙ）
≦（Ｘ２ 、Ｙ２）の関係の成立つ表示領域においての
み、“Ｈ”レベルを出力する制御回路と、前記映像信号
と、前記制御回路の出力レベルとを入力して、両者の論
理積を出力する第１のＡＮＤ回路と、前記第１のＡＮＤ
回路から出力される映像信号と前記クロックとを入力し
て、当該映像信号の高域成分を抽出して出力する高域フ
ィルタと、前記高域フィルタから出力される映像信号を
絶対値化して出力する絶対値化回路と、前記絶対値化回
路の出力と前記第１のＡＮＤ回路の出力とを入力して、
所定のモード切替信号を介して、何れか一方の出力を選
択して出力するスイッチ回路と、前記スイッチ回路の出
力と前記クロックとを入力して、前記映像信号の１フィ
ールドの期間、前記絶対値化回路の出力を累算し、１フ
ィールドの期間ごとに、当該累算結果を出力する累算回
路と、前記累算回路から出力される累算結果と前記モー
ド切替信号とを入力して、両者の論理積を出力する第２
のＡＮＤ回路と、前記第２のＡＮＤ回路の出力と前記垂
直同期信号とを入力し、１フィールドの期間の間、前記
第２のＡＮＤ回路の出力を保持するデータラッチと、前
記累算回路から出力される累算結果より、前記データラ
ッチの出力を減算して出力する減算器と、を備えて構成
される。
【０００８】なお、前記第１および第２の発明における
制御回路は、前記領域指定信号と前記水平位置信号ｘと
を入力して、Ｘ１ ≦ｘ≦Ｘ２ の関係の成立つ表示領
域においてのみ“Ｈ”レベルを出力する第１の一致回路
と、前記領域指定信号と前記垂直位置信号ｙとを入力し
て、Ｙ１ ≦ｙ≦Ｙ２ の関係の成立つ表示領域におい
てのみ“Ｈ”レベルを出力する第２の一致回路と、これ
らの第１および第２の一致回路の出力の論理積をとって
出力するＡＮＤ回路とを備えて構成してもよい。
制御回路は、前記領域指定信号と前記水平位置信号ｘと
を入力して、Ｘ１ ≦ｘ≦Ｘ２ の関係の成立つ表示領
域においてのみ“Ｈ”レベルを出力する第１の一致回路
と、前記領域指定信号と前記垂直位置信号ｙとを入力し
て、Ｙ１ ≦ｙ≦Ｙ２ の関係の成立つ表示領域におい
てのみ“Ｈ”レベルを出力する第２の一致回路と、これ
らの第１および第２の一致回路の出力の論理積をとって
出力するＡＮＤ回路とを備えて構成してもよい。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の第１の実施例を示すブロッ
ク図である。図１に示されるように、本実施例は、映像
信号入力端子５１、領域指定端子５２、クロック端子５
３、水平同期信号端子５４、垂直同期信号端子５５およ
び制御出力端子５６に対応して、ＡＮＤ回路１と、制御
回路２と、水平カウンタ３と、垂直カウンタ４と、高域
フィルタ５と、絶対値化回路６と、累算回路７と、デー
タラッチ８と、減算器９とを備えて構成される。また、
図２に示されるのは、本実施例における制御回路２の一
実施例のブロック図であり、この制御回路２は、領域指
定端子５２、垂直位置端子５７、水平位置端子５８およ
び制御回路出力端子５９に対応して、一致回路１０およ
び１１と、ＡＮＤ回路１２とを備えて構成される。なお
、図４に示されるのは、本実施例における画面の領域設
定例を示す図である。
ク図である。図１に示されるように、本実施例は、映像
信号入力端子５１、領域指定端子５２、クロック端子５
３、水平同期信号端子５４、垂直同期信号端子５５およ
び制御出力端子５６に対応して、ＡＮＤ回路１と、制御
回路２と、水平カウンタ３と、垂直カウンタ４と、高域
フィルタ５と、絶対値化回路６と、累算回路７と、デー
タラッチ８と、減算器９とを備えて構成される。また、
図２に示されるのは、本実施例における制御回路２の一
実施例のブロック図であり、この制御回路２は、領域指
定端子５２、垂直位置端子５７、水平位置端子５８およ
び制御回路出力端子５９に対応して、一致回路１０およ
び１１と、ＡＮＤ回路１２とを備えて構成される。なお
、図４に示されるのは、本実施例における画面の領域設
定例を示す図である。
【００１１】図１および図２において、映像信号入力端
子５１から入力される映像信号は、ＡＮＤ回路１に入力
され、クロック端子５３から入力されるクロックは、水
平カンウタ３、高域フィルタ５および累算回路７に入力
される。水平カウンタ３においては、当該クロックがカ
ウントされて水平位置座標が出力され、この水平位置座
標は制御回路２の水平位置端子５８（図２参照）に入力
される。また、水平同期信号端子５４から入力される水
平同期信号は垂直カウンタ４に入力されて、水平同期信
号によるカウントが行われ、垂直位置座標が出力されて
、制御回路２の垂直位置端子５７（図２参照）に入力さ
れる。
子５１から入力される映像信号は、ＡＮＤ回路１に入力
され、クロック端子５３から入力されるクロックは、水
平カンウタ３、高域フィルタ５および累算回路７に入力
される。水平カウンタ３においては、当該クロックがカ
ウントされて水平位置座標が出力され、この水平位置座
標は制御回路２の水平位置端子５８（図２参照）に入力
される。また、水平同期信号端子５４から入力される水
平同期信号は垂直カウンタ４に入力されて、水平同期信
号によるカウントが行われ、垂直位置座標が出力されて
、制御回路２の垂直位置端子５７（図２参照）に入力さ
れる。
【００１２】制御回路２においては、図２において、領
域指定端子５２より入力される表示画面上の指定位置情
報による、表示画面（図５）上の始点座標（Ｘ１ 、Ｙ
１ ）および終点座標（Ｘ２ 、Ｙ２ ）に対して、水
平位置端子５８の水平位置座標ｘがＸ１ ≦ｘ≦Ｘ２
の関係にある時には、一致回路１１より“Ｈ”レベルが
出力され、水平位置座標ｘがそれ以外の領域にある場合
には、“Ｌ”レベルが出力される。同様に、領域指定端
子５２より入力される表示画面上の領域指定信号による
、表示画面（図５）上の始点座標（Ｘ１ 、Ｙ１ ）お
よび終点座標（Ｘ２ 、Ｙ２ ）に対して、垂直位置端
子５７の垂直位置座標ｙがＹ１ ≦ｙ≦Ｙ２ の関係に
ある時には、一致回路１０より“Ｈ”レベルが出力され
、垂直位置座標ｙがそれ以外の領域にある場合には、“
Ｌ”レベルが出力される。
域指定端子５２より入力される表示画面上の指定位置情
報による、表示画面（図５）上の始点座標（Ｘ１ 、Ｙ
１ ）および終点座標（Ｘ２ 、Ｙ２ ）に対して、水
平位置端子５８の水平位置座標ｘがＸ１ ≦ｘ≦Ｘ２
の関係にある時には、一致回路１１より“Ｈ”レベルが
出力され、水平位置座標ｘがそれ以外の領域にある場合
には、“Ｌ”レベルが出力される。同様に、領域指定端
子５２より入力される表示画面上の領域指定信号による
、表示画面（図５）上の始点座標（Ｘ１ 、Ｙ１ ）お
よび終点座標（Ｘ２ 、Ｙ２ ）に対して、垂直位置端
子５７の垂直位置座標ｙがＹ１ ≦ｙ≦Ｙ２ の関係に
ある時には、一致回路１０より“Ｈ”レベルが出力され
、垂直位置座標ｙがそれ以外の領域にある場合には、“
Ｌ”レベルが出力される。
【００１３】一致回路１０および１１の出力レベルは、
ＡＮＤ回路１２に入力されるが、ＡＮＤ回路１２におい
ては、（Ｘ１ 、Ｙ１ ）≦（ｘ、ｙ）≦（Ｘ２ 、Ｙ
２ ）の関係、即ち、図５に示される座標（ｘ、ｙ）が
斜線領域内にある場合においては、“Ｈ”レベルが制御
回路出力端子５９を介して出力され、座標（ｘ、ｙ）が
それ以外の領域、即ち図５の斜線領域外にある場合にお
いては、“Ｌ”レベルが制御回路出力端子５９を介して
出力される。
ＡＮＤ回路１２に入力されるが、ＡＮＤ回路１２におい
ては、（Ｘ１ 、Ｙ１ ）≦（ｘ、ｙ）≦（Ｘ２ 、Ｙ
２ ）の関係、即ち、図５に示される座標（ｘ、ｙ）が
斜線領域内にある場合においては、“Ｈ”レベルが制御
回路出力端子５９を介して出力され、座標（ｘ、ｙ）が
それ以外の領域、即ち図５の斜線領域外にある場合にお
いては、“Ｌ”レベルが制御回路出力端子５９を介して
出力される。
【００１４】上述の映像信号および制御回路２より出力
されるレベル信号は、ＡＮＤ回路１において論理積がと
られ、制御回路２よりの出力レベルが“Ｈ”レベルの時
、即ち、図５における座標（ｘ、ｙ）が斜線領域内にあ
る場合においてのみ、前記映像信号がＡＮＤ回路１より
出力されて高域フィルタ５に入力される。また、座標（
ｘ、ｙ）が斜線領域外にある場合には、ＡＮＤ回路１の
出力は“Ｌ”レベルとなる。高域フィルタ５においては
、映像信号の高域周波数成分が抽出されて出力されて絶
対値化回路６に入力される。絶対値化回路６においては
、高域フイルタ５より入力される映像信号は絶対値に変
換されて、累算回路７に入力される。
されるレベル信号は、ＡＮＤ回路１において論理積がと
られ、制御回路２よりの出力レベルが“Ｈ”レベルの時
、即ち、図５における座標（ｘ、ｙ）が斜線領域内にあ
る場合においてのみ、前記映像信号がＡＮＤ回路１より
出力されて高域フィルタ５に入力される。また、座標（
ｘ、ｙ）が斜線領域外にある場合には、ＡＮＤ回路１の
出力は“Ｌ”レベルとなる。高域フィルタ５においては
、映像信号の高域周波数成分が抽出されて出力されて絶
対値化回路６に入力される。絶対値化回路６においては
、高域フイルタ５より入力される映像信号は絶対値に変
換されて、累算回路７に入力される。
【００１５】累算回路７においては、１フィールドの期
間における絶対値化回路６の出力を累算して、当該累算
結果を１フィールドの期間ごとにデータラッチ８と減算
器９の被減数側に出力する。データラッチ８に対しては
、垂直同期信号端子５５より垂直同期信号が入力されて
おり、１フィールドことにデータラッチ８を動作させる
。データラッチ８においては、累算回路７の出力が、１
フィールドの間保持され、然る後に減算器９の減数側に
入力される。減算器９においては、累算回路７の出力と
、データラッチ８の出力、即ち相前後する２フィールド
の累算結果の差がとられて、その出力は制御出力端子５
６を介して出力される。
間における絶対値化回路６の出力を累算して、当該累算
結果を１フィールドの期間ごとにデータラッチ８と減算
器９の被減数側に出力する。データラッチ８に対しては
、垂直同期信号端子５５より垂直同期信号が入力されて
おり、１フィールドことにデータラッチ８を動作させる
。データラッチ８においては、累算回路７の出力が、１
フィールドの間保持され、然る後に減算器９の減数側に
入力される。減算器９においては、累算回路７の出力と
、データラッチ８の出力、即ち相前後する２フィールド
の累算結果の差がとられて、その出力は制御出力端子５
６を介して出力される。
【００１６】本実施例においては、水平カウンタ３およ
び垂直カウンタ４により、画面内の座標が特定され、領
域指定端子５２から入力される領域指定情報により指定
された領域内についてのみ信号処理が実施される。また
、データラッチ８と減算器９とにより、相前後する２フ
ィールドのピントずれの差が直接出力され、この結果に
より迅速なオートフォーカスが実現される。
び垂直カウンタ４により、画面内の座標が特定され、領
域指定端子５２から入力される領域指定情報により指定
された領域内についてのみ信号処理が実施される。また
、データラッチ８と減算器９とにより、相前後する２フ
ィールドのピントずれの差が直接出力され、この結果に
より迅速なオートフォーカスが実現される。
【００１７】次に、本発明の第２の実施例について説明
する。
する。
【００１８】図３に示されるのは、本発明の第２の実施
例を示すブロック図である。図３に示されるように、本
実施例は、映像信号入力端子６０、領域指定端子６１、
クロック端子６２、水平同期信号端子６３、垂直同期信
号端子６４、モード切替端子６５および制御出力端子６
６に対応して、ＡＮＤ回路１３および２１と、制御回路
１４と、水平カウンタ１５と、垂直カウンタ１６と、高
域フィルタ１７と、絶対値化回路１８と、スイッチ回路
１９と、累算回路２０と、データラッチ２２と、減算器
２３とを備えて構成される。
例を示すブロック図である。図３に示されるように、本
実施例は、映像信号入力端子６０、領域指定端子６１、
クロック端子６２、水平同期信号端子６３、垂直同期信
号端子６４、モード切替端子６５および制御出力端子６
６に対応して、ＡＮＤ回路１３および２１と、制御回路
１４と、水平カウンタ１５と、垂直カウンタ１６と、高
域フィルタ１７と、絶対値化回路１８と、スイッチ回路
１９と、累算回路２０と、データラッチ２２と、減算器
２３とを備えて構成される。
【００１９】図３において、ＡＮＤ回路１３、制御回路
１４、水平カウンタ１５、垂直カウンタ１６、高域フィ
ルタ１７、絶対値化回路１８、累算回路２０、データラ
ッチ２２および減算器２３等の動作は、前述の第１の実
施例の場合と同様である。モード切替端子６５から入力
されるモード切替信号が“Ｈ”レベルの時には、スイッ
チ回路１９は接点ａの側に接となり、絶対値化回路１８
の出力が累算回路２０に入力され、また、ＡＮＤ回路２
１においては、累算回路２０の出力がデータラッチ２２
に接続される構成となるため、前述の第１の実施例の場
合と全く同一の動作が行われる。
１４、水平カウンタ１５、垂直カウンタ１６、高域フィ
ルタ１７、絶対値化回路１８、累算回路２０、データラ
ッチ２２および減算器２３等の動作は、前述の第１の実
施例の場合と同様である。モード切替端子６５から入力
されるモード切替信号が“Ｈ”レベルの時には、スイッ
チ回路１９は接点ａの側に接となり、絶対値化回路１８
の出力が累算回路２０に入力され、また、ＡＮＤ回路２
１においては、累算回路２０の出力がデータラッチ２２
に接続される構成となるため、前述の第１の実施例の場
合と全く同一の動作が行われる。
【００２０】また、モード切替信号が“Ｌ”レベルの時
には、ＡＮＤ回路１３の出力、即ち映像信号は、スイッ
チ回路１９が接点ｂの側に接となるため、直接累算回路
２０に入力される。また、ＡＮＤ回路２０の一方の入力
端に対しては、モード切替信号の“Ｌ”レベルが入力さ
れるために、データラッチ２２に対しては常時“Ｌ”レ
ベルが入力され、累算回路２０の累算結果が入力される
ことはない。この場合においては、図５に示される斜線
領域内の映像信号が直接累算回路２０において累算され
、減算器２３を経由して、当該累算回路２０の出力が、
そのままの形で制御出力端子６６を介して出力される。
には、ＡＮＤ回路１３の出力、即ち映像信号は、スイッ
チ回路１９が接点ｂの側に接となるため、直接累算回路
２０に入力される。また、ＡＮＤ回路２０の一方の入力
端に対しては、モード切替信号の“Ｌ”レベルが入力さ
れるために、データラッチ２２に対しては常時“Ｌ”レ
ベルが入力され、累算回路２０の累算結果が入力される
ことはない。この場合においては、図５に示される斜線
領域内の映像信号が直接累算回路２０において累算され
、減算器２３を経由して、当該累算回路２０の出力が、
そのままの形で制御出力端子６６を介して出力される。
【００２１】本実施例においては、スイッチ回路１９な
らびにＡＮＤ回路２１の作用を介して、領域指定端子６
１から入力される領域指定信号を介して指定される領域
内の映像信号が、高域フィルタ１７および絶対値化回路
１８を経由することなくそのまま累算され、その累算結
果を直接出力することができるため、モード切替端子６
５により、オートフォーカスの他にオートアイリス制御
、オート利得制御およびホワイトバランス制御等を含む
諸制御作用をも実現することができるという利点を有す
る。
らびにＡＮＤ回路２１の作用を介して、領域指定端子６
１から入力される領域指定信号を介して指定される領域
内の映像信号が、高域フィルタ１７および絶対値化回路
１８を経由することなくそのまま累算され、その累算結
果を直接出力することができるため、モード切替端子６
５により、オートフォーカスの他にオートアイリス制御
、オート利得制御およびホワイトバランス制御等を含む
諸制御作用をも実現することができるという利点を有す
る。
【００２２】
【発明の効果】以上説明したように、本発明は、水平位
置カウンタならび垂直位置カウンタを備えることにより
、表示画面内における映像信号の位置を特定することが
可能となり、これにより、画面内の任意の設定領域内に
おけるオートフォーカス制御を実現することができると
いう効果がある。
置カウンタならび垂直位置カウンタを備えることにより
、表示画面内における映像信号の位置を特定することが
可能となり、これにより、画面内の任意の設定領域内に
おけるオートフォーカス制御を実現することができると
いう効果がある。
【００２３】また、相前後するフィールド間の高域周波
数成分の差をとるため、前フィールドと現フィールドの
ピントずれの差が直接得られるために、オートフォーカ
ス制御のスピードがアップされるという効果がある。
数成分の差をとるため、前フィールドと現フィールドの
ピントずれの差が直接得られるために、オートフォーカ
ス制御のスピードがアップされるという効果がある。
【図１】本発明の第１の実施例を示すブロック図である
。
。
【図２】本発明における制御回路の一実施例を示すブロ
ック図である。
ック図である。
【図３】本発明の第２の実施例を示すブロック図である
。
。
【図４】本発明における画面の領域設定例を示す図であ
る。
る。
【図５】従来例を示すブロック図である。
１、１２、１３、２１ ＡＮＤ回路２、１４
制御回路 ３、１５ 水平カウンタ ４、１６ 垂直カウンタ ５、１７、２４ 高域フィルタ ６、１８ 絶対値化回路 ７、２０ 累算回路 ８、２２ データラッチ ９、２３ 減算器 １０、１１ 一致回路 １９ スイッチ回路
制御回路 ３、１５ 水平カウンタ ４、１６ 垂直カウンタ ５、１７、２４ 高域フィルタ ６、１８ 絶対値化回路 ７、２０ 累算回路 ８、２２ データラッチ ９、２３ 減算器 １０、１１ 一致回路 １９ スイッチ回路
Claims (3)
- 【請求項１】 所定の映像信号入力に対応して機能す
る、表示画面に対するオートフォーカス制御回路におい
て、所定のクロックを入力してカウントし、水平位置座
標ｘを出力する水平カウンタと、所定の水平同期信号を
入力してカウントし、垂直位置座標ｙを出力する垂直カ
ウンタと、前記水平位置座標ｘならびに垂直位置座標ｙ
と、前記表示画面における始点座標（Ｘ１ 、Ｙ１ ）
ならびに終点座標（Ｘ２ 、Ｙ２ ）を含む表示領域を
指定する領域指定信号とを入力して、（Ｘ１ 、Ｙ１
）≦（ｘ、ｙ）≦（Ｘ２ 、Ｙ２ ）の関係の成立つ表
示領域においてのみ、“Ｈ”レベルを出力する制御回路
と、前記映像信号と、前記制御回路の出力レベルとを入
力して、両者の論理積をとるＡＮＤ回路と、前記ＡＮＤ
回路から出力される映像信号と前記クロックとを入力し
て、当該映像信号の高域成分を抽出して出力する高域フ
ィルタと、前記高域フィルタから出力される映像信号を
絶対値化して出力する絶対値化回路と、前記絶対値化回
路の出力と前記クロックとを入力して、前記映像信号の
１フィールドの期間、前記絶対値化回路の出力を累算し
、１フィールドの期間ごとに、当該累算結果を出力する
累算回路と、前記累算回路から出力される累算結果と前
記垂直同期信号とを入力し、１フィールドの期間の間、
前記累算結果を保持するデータラッチと、前記累算回路
から出力される累算結果より、前記データラッチから出
力される１フィールド前の累算結果を減算して出力する
減算器と、を備えることを特徴とするオートフォーカス
制御回路。 - 【請求項２】 所定の映像信号に対応して機能する、
表示画面に対するオートフォーカス制御回路において、
所定のクロックを入力してカウントし、水平位置座標ｘ
を出力する水平カウンタと、所定の水平同期信号を入力
してカウントし、垂直位置座標ｙを出力する垂直カウン
タと、前記水平位置座標ｘならびに垂直位置座標ｙと、
前記表示画面における始点座標（Ｘ１ 、Ｙ１ ）なら
びに終点座標（Ｘ２ 、Ｙ２ ）を含む表示領域を指定
する領域指定信号とを入力して、（Ｘ１ 、Ｙ１ ）≦
（ｘ、ｙ）≦（Ｘ２ 、Ｙ２ ）の関係の成立つ表示領
域においてのみ、“Ｈ”レベルを出力する制御回路と、
前記映像信号と、前記制御回路の出力レベルとを入力し
て、両者の論理積を出力する第１のＡＮＤ回路と、前記
第１のＡＮＤ回路から出力される映像信号と前記クロッ
クとを入力して、当該映像信号の高域成分を抽出して出
力する高域フィルタと、前記高域フィルタから出力され
る映像信号を絶対値化して出力する絶対値化回路と、前
記絶対値化回路の出力と前記第１のＡＮＤ回路の出力と
を入力して、所定のモード切替信号を介して、何れか一
方の出力を選択して出力するスイッチ回路と、前記スイ
ッチ回路の出力と前記クロックとを入力して、前記映像
信号の１フィールドの期間、前記絶対値化回路の出力を
累算し、１フィールドの期間ごとに、当該累算結果を出
力する累算回路と、前記累算回路から出力される累算結
果と前記モード切替信号とを入力して、両者の論理積を
出力する第２のＡＮＤ回路と、前記第２のＡＮＤ回路の
出力と前記垂直同期信号とを入力し、１フィールドの期
間の間、前記第２のＡＮＤ回路の出力を保持するデータ
ラッチと、前記累算回路から出力される累算結果より、
前記データラッチの出力を減算して出力する減算器と、
を備えることを特徴とするオートフォーカス制御回路。 - 【請求項３】 前記制御回路が、前記領域指定信号と
前記水平位置信号ｘとを入力して、Ｘ１ ≦ｘ≦Ｘ２
の関係の成立つ表示領域においてのみ“Ｈ”レベルを出
力する第１の一致回路と、前記領域指定信号と前記垂直
位置信号ｙとを入力して、Ｙ１ ≦ｙ≦Ｙ２ の関係の
成立つ表示領域においてのみ“Ｈ”レベルを出力する第
２の一致回路と、これらの第１および第２の一致回路の
出力の論理積をとって出力するＡＮＤ回路とを備えて構
成される請求項１および２記載のオートフーカス制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3136430A JPH04360472A (ja) | 1991-06-07 | 1991-06-07 | オートフォーカス制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3136430A JPH04360472A (ja) | 1991-06-07 | 1991-06-07 | オートフォーカス制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04360472A true JPH04360472A (ja) | 1992-12-14 |
Family
ID=15174964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3136430A Pending JPH04360472A (ja) | 1991-06-07 | 1991-06-07 | オートフォーカス制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04360472A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6345980A (ja) * | 1987-07-17 | 1988-02-26 | Olympus Optical Co Ltd | 自動焦点制御装置 |
| JPH0278378A (ja) * | 1988-06-17 | 1990-03-19 | Fuji Photo Film Co Ltd | カメラおよびその撮影制御装置 |
-
1991
- 1991-06-07 JP JP3136430A patent/JPH04360472A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6345980A (ja) * | 1987-07-17 | 1988-02-26 | Olympus Optical Co Ltd | 自動焦点制御装置 |
| JPH0278378A (ja) * | 1988-06-17 | 1990-03-19 | Fuji Photo Film Co Ltd | カメラおよびその撮影制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6512549B1 (en) | Automatic focusing apparatus | |
| US7738784B2 (en) | Image capture device with automatic focusing function | |
| US8305484B2 (en) | Manual focus adjustment apparatus and focus assisting program | |
| Lee et al. | An advanced video camera system with robust AF, AE, and AWB control | |
| Kim et al. | A video camera system with enhanced zoom tracking and auto white balance | |
| GB2117539A (en) | Automatic focusing system for video cameras | |
| US5467129A (en) | Camera with automatic data compression factor selection | |
| US5077613A (en) | Video camera with automatic focusing function | |
| JPH04360472A (ja) | オートフォーカス制御回路 | |
| WO2000029893A1 (fr) | Dispositif d'imagerie et procede de traitement de signaux | |
| JP2000041178A (ja) | ビデオカメラの露出制御装置 | |
| JP2632110B2 (ja) | ビデオカメラ | |
| JPH03285467A (ja) | オートフォーカス装置 | |
| JP2837170B2 (ja) | オートフォーカス装置 | |
| JP2718394B2 (ja) | 被写体追従ズーム装置 | |
| JP2691316B2 (ja) | オートフォーカス装置 | |
| JPH06205270A (ja) | オートフォーカス装置を備える撮像装置 | |
| JPH05260499A (ja) | Ｓｅｃａｍ等多規格の装置においてコンポジットビデオ信号を処理するフィルタの調整装置 | |
| JP3098144B2 (ja) | オートフォーカス装置 | |
| KR101383896B1 (ko) | 영상 처리 장치의 제어 방법 및 그 장치 | |
| JP2675807B2 (ja) | 撮像装置 | |
| JPH09154037A (ja) | デジタルｐｌｌ及び同期分離回路 | |
| KR0126452B1 (ko) | 캠코더의 자동촛점 조절방법 및 장치 | |
| KR970001570B1 (ko) | 카메라의 자동촛점 제어방법 | |
| KR950000439B1 (ko) | 비디오 카메라의 초점제어 시스템 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971202 |