JPH04360567A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04360567A JPH04360567A JP3136374A JP13637491A JPH04360567A JP H04360567 A JPH04360567 A JP H04360567A JP 3136374 A JP3136374 A JP 3136374A JP 13637491 A JP13637491 A JP 13637491A JP H04360567 A JPH04360567 A JP H04360567A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- mounting
- semiconductor device
- legs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
、表面実装型の半導体装置に関する。
、表面実装型の半導体装置に関する。
【０００２】
【従来の技術】従来の表面実装型の半導体装置は、図４
（ａ）および（ｂ）の断面図に示されるように、半導体
素子１が接着剤（図示されない）によりパッケージ４の
中央に搭載されており、金属細線２により半導体素子１
と外部リード５とが電気的に接続されている。金属キャ
ップ３は、パッケージ４の上に設けられたリング状電極
７上にロウ材１２、例えば、Ａｕ ８０％、Ｓｎ ２０
％のロウ材により気密封止されている。外部リード５は
、成形金型によりガルウィング状に形成される。図４（
ｂ）においては、半導体装置を、実装基板上に搭載した
状態を示しており、この状態において、外部リード５の
先端部の平面度は、実装の半田付性により、±１００μ
ｍが仕様となっているが、±８０μｍまたは±５０μｍ
というレベルの市場要求も高まってきている。また、実
装時においては、基板上の電極位置に半田・ペーストを
印刷し、その後半導体装置上面を真空吸着して、半田ペ
ースト印刷済の電極上に位置決めして、搭載している。
（ａ）および（ｂ）の断面図に示されるように、半導体
素子１が接着剤（図示されない）によりパッケージ４の
中央に搭載されており、金属細線２により半導体素子１
と外部リード５とが電気的に接続されている。金属キャ
ップ３は、パッケージ４の上に設けられたリング状電極
７上にロウ材１２、例えば、Ａｕ ８０％、Ｓｎ ２０
％のロウ材により気密封止されている。外部リード５は
、成形金型によりガルウィング状に形成される。図４（
ｂ）においては、半導体装置を、実装基板上に搭載した
状態を示しており、この状態において、外部リード５の
先端部の平面度は、実装の半田付性により、±１００μ
ｍが仕様となっているが、±８０μｍまたは±５０μｍ
というレベルの市場要求も高まってきている。また、実
装時においては、基板上の電極位置に半田・ペーストを
印刷し、その後半導体装置上面を真空吸着して、半田ペ
ースト印刷済の電極上に位置決めして、搭載している。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
装置においては、リード先端の平面度は±１００μｍが
限界であり、この数値は、リード成形金型によるバラツ
キ±５０μｍと、その後の輸送時の取扱いによるパラツ
キ±５０μｍとを合わせて、合計±１００μｍとなって
いる。この故に、市場要求であるリード先端平面度を満
足させることができないという問題があり、このリード
先端平面度のバラツキ不良に起因して、０．５％程度の
実装不良を生じるという欠点がある。
装置においては、リード先端の平面度は±１００μｍが
限界であり、この数値は、リード成形金型によるバラツ
キ±５０μｍと、その後の輸送時の取扱いによるパラツ
キ±５０μｍとを合わせて、合計±１００μｍとなって
いる。この故に、市場要求であるリード先端平面度を満
足させることができないという問題があり、このリード
先端平面度のバラツキ不良に起因して、０．５％程度の
実装不良を生じるという欠点がある。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子と、当該半導体素子と外部リードとを電気的
に接続する金属細線と、前記半導体素子を気密封止する
パッケージと、ガルウィング状に整形されたリードとを
有する表面実装型の半導体装置において、前記パッケー
ジの実装基板に対向する面に、実装時において前記実装
基板に接触し、前記外部リードの前記実装基板に対する
平面度を改善する脚部を備えて構成される。
半導体素子と、当該半導体素子と外部リードとを電気的
に接続する金属細線と、前記半導体素子を気密封止する
パッケージと、ガルウィング状に整形されたリードとを
有する表面実装型の半導体装置において、前記パッケー
ジの実装基板に対向する面に、実装時において前記実装
基板に接触し、前記外部リードの前記実装基板に対する
平面度を改善する脚部を備えて構成される。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の第１の実施例を、実装基板
上に搭載した状態を示す断面図である。図１に示される
ように、本実施例は、構成においては、前述の従来例と
略同様であるが、異なる特徴点は下記のとうりである。
上に搭載した状態を示す断面図である。図１に示される
ように、本実施例は、構成においては、前述の従来例と
略同様であるが、異なる特徴点は下記のとうりである。
【０００７】図１においては、パッケージ４に、Ｆｅ
５８％、Ｎｉ ４２％の合金をＡｇ Ｃｕ ロウ材によ
り接着した足８を４コーナに取付けてある。この足の付
加により、リード成形時においては、足８より下方に２
００μｍの位置にリードの先端が位置するようにリード
形成が行われる。実装の時点までに、リード先端の位置
バラツキが±１００μｍ程度発生しても、パッケージ４
の実装時に足８の底面が実装基板に接するように搭載す
れば、実装時の平面度は±０μｍとなる。
５８％、Ｎｉ ４２％の合金をＡｇ Ｃｕ ロウ材によ
り接着した足８を４コーナに取付けてある。この足の付
加により、リード成形時においては、足８より下方に２
００μｍの位置にリードの先端が位置するようにリード
形成が行われる。実装の時点までに、リード先端の位置
バラツキが±１００μｍ程度発生しても、パッケージ４
の実装時に足８の底面が実装基板に接するように搭載す
れば、実装時の平面度は±０μｍとなる。
【０００８】なお、図１に示される第１の実施例は、セ
ラミックスの積層タイプの半導体装置に対応する半発明
の実施例であるが、図２に示される第２の実施例は、セ
ラミック基板上を低融点ガラスにより気密性封止するタ
イプの半導体装置に対応する本発明の実施例であり、当
該実施例を、実装基板上に搭載した状態の断面を示して
いる。図２においては、半導体素子１は、パッケージ４
の中心に、接着剤１０、例えば銀ガラスなどにより搭載
されており、パッケージ４には、外部リード５が低融点
ガラス１１により熱圧着されている。半導体素子１の電
極（図示されない）と外部リード５とは、金属細線２に
より電気的に接続されており、半導体素子１の表面を覆
うように、セラミックキャップ９が低融点ガラス１１に
よりパッケージ４と共に気密封止されている。この場合
、パッケージ４には、Ｆｅ ５８％、Ｎｉ ４２％の合
金製の足８が低融点ガラス（図示されない）により取付
けられている。第２の実施例の組立て製造手順としては
、気密封止、足取付け、そしてリード形成の順となる。 これにより、第１の実施例の場合と同様の効果が得られ
る。
ラミックスの積層タイプの半導体装置に対応する半発明
の実施例であるが、図２に示される第２の実施例は、セ
ラミック基板上を低融点ガラスにより気密性封止するタ
イプの半導体装置に対応する本発明の実施例であり、当
該実施例を、実装基板上に搭載した状態の断面を示して
いる。図２においては、半導体素子１は、パッケージ４
の中心に、接着剤１０、例えば銀ガラスなどにより搭載
されており、パッケージ４には、外部リード５が低融点
ガラス１１により熱圧着されている。半導体素子１の電
極（図示されない）と外部リード５とは、金属細線２に
より電気的に接続されており、半導体素子１の表面を覆
うように、セラミックキャップ９が低融点ガラス１１に
よりパッケージ４と共に気密封止されている。この場合
、パッケージ４には、Ｆｅ ５８％、Ｎｉ ４２％の合
金製の足８が低融点ガラス（図示されない）により取付
けられている。第２の実施例の組立て製造手順としては
、気密封止、足取付け、そしてリード形成の順となる。 これにより、第１の実施例の場合と同様の効果が得られ
る。
【０００９】図３に示されるのは、前述の第２の実施例
における製造手順を簡略化して構成される第３の実施例
の、実装基板上に搭載した状態を示す断面図である。図
３より明らかなように、基本的な構成については第２の
実施例の場合と同様である。しかし、本実施例において
は、パッケージ４のセラミックベースの形状が変更され
ており、足８は、パッケージ４の一部として形成されて
いる。これにより、前述の第１および第２の実施例の場
合と同様の効果が得られるだけでなく、本実施例の製造
手順としては、従来技術の用いる場合と同様の製造工程
により製造実現することが可能になるという利点がある
。
における製造手順を簡略化して構成される第３の実施例
の、実装基板上に搭載した状態を示す断面図である。図
３より明らかなように、基本的な構成については第２の
実施例の場合と同様である。しかし、本実施例において
は、パッケージ４のセラミックベースの形状が変更され
ており、足８は、パッケージ４の一部として形成されて
いる。これにより、前述の第１および第２の実施例の場
合と同様の効果が得られるだけでなく、本実施例の製造
手順としては、従来技術の用いる場合と同様の製造工程
により製造実現することが可能になるという利点がある
。
【００１０】
【発明の効果】以上説明したように、本発明は、パッケ
ージに外部リードを支える足を設けることにより、リー
ド形成時に外部リード先端を足より下方に曲げておき、
実装基板に対する搭載時に、当該足の底面を実装基板に
接しさせることにより、外部リードの平面度を±０μｍ
とすることが可能となり、リードバラツキによる実装不
良を排除することができるという効果がある。
ージに外部リードを支える足を設けることにより、リー
ド形成時に外部リード先端を足より下方に曲げておき、
実装基板に対する搭載時に、当該足の底面を実装基板に
接しさせることにより、外部リードの平面度を±０μｍ
とすることが可能となり、リードバラツキによる実装不
良を排除することができるという効果がある。
【図１】本発明の第１の実施例を示す断面図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】本発明の第３の実施例を示す断面図である。
【図４】従来例を示す断面図である。
１ 半導体素子
２ 金属細線
３ 金属チャップ
４ パッケージ
５ 外部リード
６ 外部リードロウ付部
７ リング状電極
８ 足
９ セラミックキャップ
１０ 接着材
１１ 低融点ガラス
１２ ロウ材
Claims (1)
- 【請求項１】 半導体素子と、当該半導体素子と外部
リードとを電気的に接続する金属細線と、前記半導体素
子を気密封止するパッケージと、ガルウィング状に整形
されたリードとを有する表面実装型の半導体装置におい
て、前記パッケージの実装基板に対向する面に、実装時
において前記実装基板に接触し、前記外部リードの前記
実装基板に対する平面度を改善する脚部を備えることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3136374A JPH04360567A (ja) | 1991-06-07 | 1991-06-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3136374A JPH04360567A (ja) | 1991-06-07 | 1991-06-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04360567A true JPH04360567A (ja) | 1992-12-14 |
Family
ID=15173673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3136374A Pending JPH04360567A (ja) | 1991-06-07 | 1991-06-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04360567A (ja) |
-
1991
- 1991-06-07 JP JP3136374A patent/JPH04360567A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| JP3851845B2 (ja) | 半導体装置 | |
| JP2536431B2 (ja) | 半導体装置 | |
| JPH10275887A (ja) | 半導体装置 | |
| JP2007012895A (ja) | 回路装置およびその製造方法 | |
| JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
| JPH04360567A (ja) | 半導体装置 | |
| JPH0817870A (ja) | 半導体装置 | |
| JPS63240055A (ja) | 半導体装置 | |
| JPH0547954A (ja) | 樹脂封止型半導体装置 | |
| JPH0451056B2 (ja) | ||
| JPS6043660B2 (ja) | 半導体装置 | |
| JP3644555B2 (ja) | リードフレームおよび半導体装置 | |
| KR200157363Y1 (ko) | 연결와이어를 사용하지 않고 칩의 본딩패드와 리드프레임의 리드를 접속한 반도체 장치 | |
| JPS6236287Y2 (ja) | ||
| JPH01255259A (ja) | 樹脂封止型半導体装置 | |
| JPH11186465A (ja) | 半導体装置およびその製造方法 | |
| JP3153185B2 (ja) | 半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JP2005150294A (ja) | 半導体装置およびその製造方法 | |
| JPH0310540U (ja) | ||
| JPH04107931A (ja) | 半導体装置 | |
| JPS6292354A (ja) | ハイブリツドｉｃ | |
| JPH02268459A (ja) | 半導体パッケージ |