JPS63240055A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63240055A
JPS63240055A JP62075323A JP7532387A JPS63240055A JP S63240055 A JPS63240055 A JP S63240055A JP 62075323 A JP62075323 A JP 62075323A JP 7532387 A JP7532387 A JP 7532387A JP S63240055 A JPS63240055 A JP S63240055A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
lead
holding
frame section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62075323A
Other languages
English (en)
Inventor
Seiichi Nishino
西野　誠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62075323A priority Critical patent/JPS63240055A/ja
Publication of JPS63240055A publication Critical patent/JPS63240055A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体チップの素子電
極と外部接続用のリード端子とをボンディング接続する
気密封止型や樹脂封止型の半導体装置に関する。
〔従来の技術〕
従来、この種の半導体装置は、半導体チップの素子電極
と外部接続用リード端子とをボンディング接続する金属
細線が垂下がり等により短絡するのを防止するために、
リードフレームやプリント基板、セラミックパッケージ
等のチップ搭載部であるアイランド部の高さを素子電極
とリード端子との段差が少なくなるようにプレスや座ぐ
りにより加工し、半導体チップの裏面をＡｕ−３ｔ合金
やＡｇペーストで搭載固定する構造となっていた。
〔発明が解決しようとする問題点〕
上述した従来の半導体装置は、素子電極とリード端子と
の段差が少なくなるようにアイランド部を加工した構成
となっているので、半導体チップの厚さが変るとアイラ
ンド部の高さもいちいち変る必要がありその加工工数や
管理工数が増大するという欠点がある。
また、大型化すると半導体チップを搭載固定するための
ＡｇペーストやＡｕの量が増大しコスト高になるという
欠点がある。
本発明の目的は、半導体チップの厚さが変ってもチップ
搭載部を変える必要がなく加工工数や管理工数が低減で
き、大型化したものでも安価に組立てできる半導体装置
を提供することにある。
〔問題点を解決するための手段〕
本発明の半導体装置は、半導体素子とこの半導体素子に
接続する素子電極とを備えた半導体チップと、この半導
体チップを側面から保持する保持リードと、片端が前記
素子電極と接続する金属細線と、この金属細線の他端と
接続する外部接続用のリード端子とを含んで構成される
。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図（ａ）、（ｂ）はそれぞれ本発明の第１の実施例
の部分切欠き斜視図及び断面図である。
半導体チップ１０には、半導体素子と、この半導体素子
に接続された素子電極とが形成されている。
保持リード１は、半導体チップ１０の外形寸法よりやや
大きい枠部１ａと、この枠部１ａを両側から保持固定す
るリード部１ｂから構成され、半導体チップ１０をこの
枠部１ａの中に入れ側面から銀ベーストなどの接着剤３
で保持する。この時、半導体チップ１０の上面の高さは
保持リード１の下に治具をおくことにより任意の嵩さに
することができるので、半導体チップ１０の厚さが変っ
ても対応可能となる。この保持リード１の表面をアルミ
ナや樹脂コーティングにより絶縁しておけば、ボンディ
ング線の垂下りによる短絡はより確実に防止できる。こ
の構造はサーディツプと呼ばれているセラミックパッケ
ニジにも利用出来、セラミックベースが不要になる利点
がある。
半導体チップ１０を保持リード１に保持した後、半導体
チップ１０の素子電極と外部接続用のリード端子２とを
金属細線４によりボンディング接続して樹脂封止する構
造となっている。
第２図は本発明の第２の実施例の要部斜視図である。
この実施例は、保持リード１１を丁字形状にし、半導体
チップ１０の側面を保持するもので、特に薄゛型パッケ
ージに利用される。大型化した半導体チップまで利用可
能であり、保持リード１１は２〜４本が安定する。
また、リード部がＳ字形をしているので、スプリング効
果があり膨張差がある構造のものにも使用できる利点が
ある。
これら実施例は、樹脂封止型の半導体装置にかぎらず、
プリント基板を使用するもの、ガラスシール型パッケー
ジのものについても同様に適用できる。
〔発明の効果〕
以上説明したように本発明は、半導体チップを側面から
保持する保持リードを設けた構造とすることにより、半
導体チップの厚さが変ってもチップ搭載部の形状を変え
る必要はないので、加工工数、管理工数が低減でき、ま
た従来のようなアイランド部を無くすことができるので
、総厚さをより薄くすることができる効果がある。
また、半導体チップの大型化に伴い、従来のアイランド
部による構造のものはその裏面をＡｇペーストやＡｕめ
っきによりこれを搭載するので非常に高いコスト高にな
るが、本発明は側面だけで済むので非常に安価にするこ
とができる効果がある。
【図面の簡単な説明】
第１図（ａ）、（ｂ）はそれぞれ本発明の第１の実施例
を示す部分切欠き斜視図及び断面図、第２図は本発明の
第２の実施例の要部斜視図である。 １・・・保持リード、１ａ・・・枠部、１ｂ・・・リー
ド部、２・・・リード端子、３・・・接着剤、４・・・
金属細線、５・・・樹脂部、１０・・・半導体チップ、
１１・・・保持リード。 ４゛ｚ− 代理人　弁理士　内　原　　晋パ・ 第２図

Claims (1)

    【特許請求の範囲】
  1. 半導体素子とこの半導体素子に接続する素子電極とを備
    えた半導体チップと、この半導体チップを側面から保持
    する保持リードと、片端が前記素子電極と接続する金属
    細線と、この金属細線の他端と接続する外部接続用のリ
    ード端子とを含むことを特徴とする半導体装置。
JP62075323A 1987-03-27 1987-03-27 半導体装置 Pending JPS63240055A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62075323A JPS63240055A (ja) 1987-03-27 1987-03-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62075323A JPS63240055A (ja) 1987-03-27 1987-03-27 半導体装置

Publications (1)

Publication Number Publication Date
JPS63240055A true JPS63240055A (ja) 1988-10-05

Family

ID=13572941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62075323A Pending JPS63240055A (ja) 1987-03-27 1987-03-27 半導体装置

Country Status (1)

Country Link
JP (1) JPS63240055A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01179351A (ja) * 1987-12-30 1989-07-17 Fujitsu Ltd 樹脂封止型半導体装置の製造方法
JPH02130865A (ja) * 1988-10-24 1990-05-18 Motorola Inc モールド型半導体パッケージ
JPH02158159A (ja) * 1988-12-12 1990-06-18 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01179351A (ja) * 1987-12-30 1989-07-17 Fujitsu Ltd 樹脂封止型半導体装置の製造方法
JPH02130865A (ja) * 1988-10-24 1990-05-18 Motorola Inc モールド型半導体パッケージ
JPH02158159A (ja) * 1988-12-12 1990-06-18 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法

Similar Documents

Publication Publication Date Title
US5637828A (en) High density semiconductor package
US6175149B1 (en) Mounting multiple semiconductor dies in a package
JPS60194548A (ja) チツプキヤリヤ
JPH03102862A (ja) 半導体装置
JPH05206314A (ja) 半導体装置
JPH02278740A (ja) 半導体装置のパッケージング方法
JPS63240055A (ja) 半導体装置
JPS6028256A (ja) 半導体装置
JPH03220761A (ja) 半導体装置
JP2788011B2 (ja) 半導体集積回路装置
JPH0451056B2 (ja)
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JPS6043660B2 (ja) 半導体装置
JPS63248155A (ja) 半導体装置
JPH04107931A (ja) 半導体装置
KR200148753Y1 (ko) 반도체 패키지
JPH04360567A (ja) 半導体装置
JPS6236385B2 (ja)
JPH06151632A (ja) 面実装型電子回路装置
JPH04174548A (ja) リードフレーム
JPH0553310B2 (ja)
JPH0245962A (ja) 半導体用パツケージ
JPS61125158A (ja) 半導体装置
JPS63104458A (ja) 半導体装置